stringtranslate.com

Многоканальное устройство

Двухзатворный МОП-транзистор и его условное обозначение

Многозатворное устройство , многозатворный МОП-транзистор или многозатворный полевой транзистор ( MuGFET ) относится к полевому транзистору металл-оксид-полупроводник (MOSFET), который имеет более одного затвора на одном транзисторе. Несколько затворов могут управляться одним затворным электродом, в котором поверхности нескольких затворов действуют электрически как один затвор, или независимыми затворными электродами. Многозатворное устройство, использующее независимые затворные электроды, иногда называют многозатворным полевым транзистором ( MIGFET ). Наиболее широко используемыми многозатворными устройствами являются FinFET ( fin field-effect transistor) и GAAFET (gate-all-around field-effect transistor), которые являются непланарными транзисторами или 3D-транзисторами .

Транзисторы с несколькими затворами являются одной из нескольких стратегий, разрабатываемых производителями МОП- полупроводников для создания все более мелких микропроцессоров и ячеек памяти , в разговорной речи называемых расширением закона Мура (в его узкой, конкретной версии, касающейся масштабирования плотности, за исключением его небрежного исторического объединения с масштабированием Деннарда ). [1] Об усилиях по разработке транзисторов с несколькими затворами сообщали Электротехническая лаборатория , Toshiba , Гренобльский НИИ , Hitachi , IBM , TSMC , Калифорнийский университет в Беркли , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductor и другие, и ITRS правильно предсказал, что такие устройства станут краеугольным камнем технологий с размерами менее 32 нм . [2] Основным препятствием для широкого внедрения является технологичность, поскольку как планарные , так и непланарные конструкции представляют значительные проблемы, особенно в отношении литографии и шаблонизации. Другие дополнительные стратегии масштабирования устройств включают проектирование канальной деформации , технологии на основе кремния на изоляторе и материалы с высоким κ /металлическим затвором.

Двухзатворные МОП-транзисторы обычно используются в смесителях очень высокой частоты (VHF) и в чувствительных усилителях входного сигнала VHF. Они доступны у таких производителей, как Motorola , NXP Semiconductors и Hitachi . [3] [4] [5]

Типы

Несколько моделей с несколькими воротами

В литературе можно найти десятки вариантов транзисторов с несколькими затворами. В целом, эти варианты можно дифференцировать и классифицировать по архитектуре (планарная или непланарная конструкция) и количеству каналов/затворов (2, 3 или 4).

Планарный двухзатворный МОП-транзистор (DGMOS)

Планарный двухзатворный МОП-транзистор (DGMOS) использует обычные планарные (слой за слоем) производственные процессы для создания двухзатворных МОП-транзисторов (полевых транзисторов металл-оксид-полупроводник), избегая более строгих требований к литографии , связанных с непланарными вертикальными транзисторными структурами. В планарных двухзатворных транзисторах канал сток-исток зажат между двумя независимо изготовленными затворами/затвор-оксидными стеками. Основной проблемой при изготовлении таких структур является достижение удовлетворительного самовыравнивания между верхним и нижним затворами. [6]

FlexFET

FlexFET — это плоский, независимо двухзатворный транзистор с верхним затвором MOSFET из дамасского металла и нижним затвором JFET, которые самовыравниваются в канавке затвора. Это устройство обладает высокой масштабируемостью благодаря своей сублитографической длине канала; неимплантированным сверхмелким расширениям истока и стока; неэпиферийным приподнятым областям истока и стока; и потоку gate-last. FlexFET — это настоящий двухзатворный транзистор, в котором (1) как верхний, так и нижний затворы обеспечивают работу транзистора, и (2) работа затворов связана таким образом, что работа верхнего затвора влияет на работу нижнего затвора и наоборот. [7] FlexFET был разработан и производится компанией American Semiconductor, Inc.

FinFET

Устройство FinFET с двойным затвором
SOI FinFET MOSFET- транзистор
NVIDIA GTX 1070 2016 года, использующая 16-нм чип Pascal на базе FinFET, произведенный TSMC

FinFET (fin field-effect transistor) — тип непланарного транзистора или «3D» транзистора (не путать с 3D микрочипами ). [8] FinFET — это разновидность традиционных МОП-транзисторов, отличающаяся наличием тонкого кремниевого «плавникового» инверсионного канала на верхней части подложки, что позволяет затвору иметь две точки контакта: левую и правую стороны плавника. Толщина плавника (измеренная в направлении от истока к стоку) определяет эффективную длину канала устройства. Структура затвора с обертыванием обеспечивает лучший электрический контроль над каналом и, таким образом, помогает снизить ток утечки и преодолеть другие эффекты короткого канала .

Первый тип транзистора FinFET назывался «транзистор с обедненным бережливым каналом» или «DELTA»-транзистор, который был впервые изготовлен Дигом Хисамото, Тору Кагой, Ёсифуми Кавамото и Эйдзи Такедой из Центральной исследовательской лаборатории Hitachi в 1989 году. [9] [10] [11] В конце 1990-х годов Диг Хисамото начал сотрудничать с международной группой исследователей по дальнейшему развитию технологии DELTA, включая Ченминга Ху из TSMC и исследовательскую группу Калифорнийского университета в Беркли, в которую входили Цу-Дже Кинг Лю , Джеффри Бокор , Сюэцзюэ Хуан, Лиланд Чанг, Ник Линдерт, С. Ахмед, Сайрус Табери, Ян-Кью Чой, Пушкар Ранаде, Шрирам Баласубраманьян, А. Агарвал и М. Амин. В 1998 году команда разработала первые N-канальные FinFET и успешно изготовила устройства по 17 нм технологии. В следующем году они разработали первые P-канальные FinFET. [12] Они ввели термин «FinFET» (fin field-effect transistor) в статье от декабря 2000 года. [13]

В текущем использовании термин FinFET имеет менее точное определение. Среди производителей микропроцессоров AMD , IBM и Freescale описывают свои усилия по разработке с двойным затвором как разработку FinFET [14] , тогда как Intel избегает использования этого термина при описании своей тесно связанной архитектуры с тремя затворами. [15] В технической литературе термин FinFET используется в некотором роде в общем смысле для описания любой архитектуры транзистора с несколькими затворами на основе ребер независимо от количества затворов. Обычно один транзистор FinFET содержит несколько ребер, расположенных рядом и покрытых одним и тем же затвором, которые электрически действуют как один, для увеличения мощности привода и производительности. [16] Затвор также может покрывать весь ребер(ы).

25 нм транзистор, работающий всего на 0,7  вольта , был продемонстрирован в декабре 2002 года компанией TSMC (Taiwan Semiconductor Manufacturing Company). Конструкция "Omega FinFET" названа в честь сходства греческой буквы омега (Ω) и формы, в которой затвор охватывает структуру истока/стока. Задержка затвора составляет всего 0,39  пикосекунды (пс) для транзистора N-типа и 0,88 пс для транзистора P-типа.

В 2004 году Samsung Electronics продемонстрировала конструкцию «Bulk FinFET», которая сделала возможным массовое производство устройств FinFET. Они продемонстрировали динамическую память с произвольным доступом ( DRAM ), изготовленную с помощью 90-  нм процесса Bulk FinFET. [12] В 2006 году группа корейских исследователей из Корейского передового института науки и технологий (KAIST) и Национального центра Nano Fab разработала 3-нм транзистор, самое маленькое в мире наноэлектронное устройство, на основе технологии FinFET. [17] [18] В 2011 году исследователи из Университета Райса Масуд Ростами и Картик Моханрам продемонстрировали, что FINFET могут иметь два электрически независимых затвора, что дает разработчикам схем большую гибкость при проектировании с эффективными затворами с низким энергопотреблением. [19]

В 2012 году Intel начала использовать FinFET для своих будущих коммерческих устройств. Утечки предполагают, что FinFET от Intel имеет необычную форму треугольника, а не прямоугольника, и предполагается, что это может быть связано либо с тем, что треугольник имеет более высокую структурную прочность и может быть более надежно изготовлен, либо с тем, что треугольная призма имеет более высокое отношение площади к объему, чем прямоугольная призма, тем самым увеличивая производительность переключения. [20]

В сентябре 2012 года GlobalFoundries объявила о планах предложить 14-нанометровый технологический процесс с трехмерными транзисторами FinFET в 2014 году. [21] В следующем месяце конкурирующая компания TSMC объявила о начале раннего или «рискованного» производства 16-нм FinFET в ноябре 2013 года. [22]

В марте 2014 года компания TSMC объявила, что она близка к внедрению нескольких 16 нм процессов производства FinFET-транзисторов на пластинах : [23]

В июне 2016 года AMD выпустила графические процессоры, использующие архитектуру чипа Polaris и выполненные по 14 нм FinFET. [24] Компания попыталась создать конструкцию, которая обеспечит «скачок поколения в энергоэффективности», а также обеспечит стабильную частоту кадров для графики, игр, виртуальной реальности и мультимедийных приложений. [25]

В марте 2017 года Samsung и eSilicon объявили о начале производства 14 нм FinFET ASIC в корпусе 2.5D. [26] [27]

Транзистор с тремя затворами

Транзистор с тремя затворами , также известный как транзистор с тремя затворами, представляет собой тип МОП-транзистора с затвором на трех сторонах. [28] Транзистор с тремя затворами был впервые продемонстрирован в 1987 году исследовательской группой Toshiba , в которую входили К. Хиеда, Фумио Хоригучи и Х. Ватанабе. Они поняли, что полностью обедненный (FD) корпус узкого объемного кремниевого транзистора помогает улучшить переключение из-за уменьшенного эффекта смещения корпуса. [29] [30] В 1992 году исследователь IBM Хон-Сум Вонг продемонстрировал МОП-транзистор с тремя затворами . [31]

Intel анонсировала эту технологию в сентябре 2002 года. [32] Intel анонсировала «транзисторы с тремя затворами», которые максимизируют «производительность переключения транзистора и уменьшают утечку энергии». Год спустя, в сентябре 2003 года, AMD объявила, что работает над аналогичной технологией на Международной конференции по твердотельным приборам и материалам. [33] [34] Никаких дальнейших заявлений об этой технологии не было сделано до объявления Intel в мае 2011 года, хотя на IDF 2011 было заявлено, что они продемонстрировали работающий чип SRAM , основанный на этой технологии, на IDF 2009. [35]

23 апреля 2012 года Intel выпустила новую линейку процессоров под названием Ivy Bridge , в которых используются транзисторы tri-gate. [36] [37] Intel работает над своей архитектурой tri-gate с 2002 года, но потребовалось время до 2011 года, чтобы решить проблемы массового производства. Новый тип транзистора был описан 4 мая 2011 года в Сан-Франциско. [38] Было объявлено, что заводы Intel должны провести модернизацию в течение 2011 и 2012 годов, чтобы иметь возможность производить процессоры Ivy Bridge. [39] Было объявлено, что новые транзисторы также будут использоваться в чипах Intel Atom для маломощных устройств. [38]

Технология Tri-gate использовалась Intel для непланарной архитектуры транзисторов, используемой в процессорах Ivy Bridge , Haswell и Skylake . Эти транзисторы используют один затвор, расположенный поверх двух вертикальных затворов (один затвор обернут по трем сторонам канала), что позволяет по сути в три раза увеличить площадь поверхности для перемещения электронов . Intel сообщает, что их транзисторы tri-gate уменьшают утечку и потребляют гораздо меньше энергии, чем предыдущие транзисторы. Это позволяет увеличить скорость на 37% или потреблять энергию менее чем на 50% по сравнению с предыдущим типом транзисторов, используемых Intel. [40] [41]

Intel поясняет: «Дополнительный контроль позволяет пропускать максимально возможный ток через транзистор, когда он находится в состоянии «включено» (для повышения производительности), и максимально близкий к нулю, когда он находится в состоянии «выключено» (для минимизации энергопотребления), а также позволяет транзистору очень быстро переключаться между двумя состояниями (опять же, для повышения производительности)». [42] Intel заявила, что все продукты после Sandy Bridge будут основаны на этой конструкции.

Термин «три-затвор» иногда используется в общем смысле для обозначения любого многозатворного полевого транзистора с тремя эффективными затворами или каналами. [43]

Полевой транзистор с круговым затвором (GAAFET)

Gate-all-around FET (GAAFET) являются преемниками FinFET, поскольку они могут работать с размерами менее 7 нм. Они использовались IBM для демонстрации 5-нм технологического процесса.

GAAFET, также известный как транзистор с окружающим затвором (SGT), [44] [45] по своей концепции похож на FinFET, за исключением того, что материал затвора окружает область канала со всех сторон. В зависимости от конструкции, GAT-FET могут иметь два или четыре эффективных затвора. GAT-FET были успешно охарактеризованы как теоретически, так и экспериментально. [46] [47] Они также были успешно вытравлены на нанопроволоках InGaAs , которые имеют более высокую подвижность электронов, чем кремний. [48]

Gate-all-around (GAA) MOSFET был впервые продемонстрирован в 1988 году исследовательской группой Toshiba , в которую входили Фудзио Масуока , Хироши Такато и Казумаса Суноучи, которые продемонстрировали вертикальный нанопроволочный GAAFET, который они назвали «транзистором с окружающим затвором» (SGT). [49] [50] [45] Масуока, наиболее известный как изобретатель флэш-памяти , позже покинул Toshiba и основал Unisantis Electronics в 2004 году для исследования технологии окружающего затвора совместно с Университетом Тохоку . [51] В 2006 году группа корейских исследователей из Корейского передового института науки и технологий (KAIST) и Национального центра Nano Fab разработала 3-нм транзистор, самое маленькое в мире наноэлектронное устройство, основанное на технологии gate-all-around (GAA) FinFET. [52] [18] Транзисторы GAAFET могут использовать материалы затвора с высоким содержанием диэлектрика/металла. Были продемонстрированы GAAFET с 7 нанолистами , которые позволяют улучшить производительность и/или уменьшить площадь, занимаемую устройством. Ширина нанолистов в GAAFET контролируется, что позволяет легче регулировать характеристики устройства. [53]

По состоянию на 2020 год Samsung и Intel объявили о планах массового производства транзисторов GAAFET (в частности, транзисторов MBCFET), в то время как TSMC объявила, что продолжит использовать FinFET в своем 3-нм узле [54] , несмотря на то, что TSMC разрабатывает транзисторы GAAFET. [55]

Многомостовой канал (MBC) FET

Многомостовой канальный FET (MBCFET) похож на GAAFET, за исключением использования нанолистов вместо нанопроводов. [56] MBCFET — это словесный товарный знак (торговая марка), зарегистрированный в США компанией Samsung Electronics. [57] Samsung планирует массовое производство транзисторов MBCFET на узле 3 нм для своих клиентов-литейщиков. [58] Intel также разрабатывает RibbonFET, разновидность транзисторов MBCFET «нанолент». [59] [60] В отличие от FinFET, как ширина, так и количество листов могут изменяться для регулировки силы возбуждения или величины тока, который транзистор может выдавать при заданном напряжении. Листы часто имеют ширину от 8 до 50 нанометров. Ширина нанолистов известна как Weff, или эффективная ширина. [61] [62]

Потребность промышленности

Планарные транзисторы были ядром интегральных схем в течение нескольких десятилетий, в течение которых размер отдельных транзисторов неуклонно уменьшался. По мере уменьшения размера планарные транзисторы все больше страдают от нежелательного эффекта короткого канала, особенно от тока утечки "в выключенном состоянии", который увеличивает мощность холостого хода, требуемую устройством. [63]

В многозатворном устройстве канал окружен несколькими затворами на нескольких поверхностях. Таким образом, он обеспечивает лучший электрический контроль над каналом, позволяя более эффективно подавлять ток утечки «в выключенном состоянии». Многозатворные устройства также позволяют усилить ток в «включенном» состоянии, также известный как ток управления. Многозатворные транзисторы также обеспечивают лучшую аналоговую производительность благодаря более высокому собственному усилению и меньшей модуляции длины канала. [64] Эти преимущества приводят к более низкому энергопотреблению и улучшенной производительности устройства. Непланарные устройства также более компактны, чем обычные планарные транзисторы, что обеспечивает более высокую плотность транзисторов, что приводит к меньшим общим размерам микроэлектроники.

Проблемы интеграции

К основным проблемам интеграции непланарных многозатворных устройств в традиционные процессы производства полупроводников относятся:

Компактное моделирование

Различные структуры FinFET, которые можно моделировать с помощью BSIM-CMG

BSIMCMG106.0.0, [65] официально выпущенный 1 марта 2012 года группой BSIM Калифорнийского университета в Беркли , является первой стандартной моделью для FinFET. BSIM-CMG реализована в Verilog-A . Физические формулы на основе поверхностного потенциала выводятся как для внутренних, так и для внешних моделей с конечным легированием тела. Поверхностные потенциалы на концах истока и стока решаются аналитически с использованием эффектов полиистощения и квантовой механики. Эффект конечного легирования тела фиксируется с помощью подхода возмущения. Аналитическое решение поверхностного потенциала хорошо согласуется с результатами моделирования двумерного устройства. Если концентрация легирования канала достаточно мала, чтобы ею можно было пренебречь, вычислительную эффективность можно дополнительно улучшить, установив определенный флаг (COREMOD = 1).

Все важные особенности поведения многозатворного (MG) транзистора охвачены этой моделью. Инверсия объема включена в решение уравнения Пуассона , поэтому последующая формулировка I–V автоматически охватывает эффект инверсии объема. Анализ электростатического потенциала в теле MG MOSFET предоставил модельное уравнение для эффектов короткого канала (SCE). Дополнительный электростатический контроль от конечных затворов (верхние/нижние затворы) (тройной или четверной затвор) также охвачен в модели короткого канала.

Смотрите также

Ссылки

  1. ^ Риш, Л. «Выход КМОП за рамки дорожной карты», Труды ESSCIRC, 2005, стр. 63.
  2. ↑ Таблица39b Архивировано 27 сентября 2007 г. на Wayback Machine.
  3. ^ "Motorola 3N201 Datasheet - Datasheetspdf.com". Datasheetpdf.com . Получено 2023-01-08 .
  4. ^ "3SK45 Datasheet - Alldatasheet.com" (PDF) . Получено 2023-01-08 .
  5. ^ "BF1217WR Datasheet" (PDF) . Получено 2023-01-08 .
  6. ^ Wong, HS.; Chan, K.; Taur, Y. (10 декабря 1997 г.). «Самосогласованный (сверху и снизу) двухзатворный МОП-транзистор с кремниевым каналом толщиной 25 нм». Международная встреча по электронным приборам. Технический дайджест IEDM . стр. 427–430. doi :10.1109/IEDM.1997.650416. ISBN 978-0-7803-4100-5. ISSN  0163-1918. S2CID  20947344.
  7. ^ Уилсон, Д.; Хейхерст, Р.; Облеа, А.; Парк, С.; Хаклер, Д. «Flexfet: транзистор SOI с независимым двойным затвором, переменным Vt и напряжением 0,5 В, достигающий почти идеального подпорогового наклона» Конференция SOI, 2007 IEEE International [1]
  8. ^ "Что такое Finfet?". Computer Hope . 26 апреля 2017 г. Получено 4 июля 2019 г.
  9. ^ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . Архивировано из оригинала 9 сентября 2018 года . Получено 4 июля 2019 года .
  10. ^ Колиндж, Дж. П. (2008). FinFET и другие многозатворные транзисторы. Springer Science & Business Media. стр. 11 и 39. ISBN 978-0-387-71751-7.
  11. ^ Хисамото, Д.; Кага, Т.; Кавамото, И.; Такеда, Э. (декабрь 1989 г.). «Полностью обедненный транзистор с обедненным каналом (DELTA) — новый вертикальный сверхтонкий МОП-транзистор SOI». Международный технический сборник по встрече электронных приборов . стр. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  12. ^ ab Tsu-Jae King, Liu (11 июня 2012 г.). "FinFET: история, основы и будущее". Калифорнийский университет в Беркли . Краткий курс симпозиума по технологии СБИС . Получено 9 июля 2019 г.
  13. ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (декабрь 2000 г.). "FinFET-a self-aligned double-gate MOSFET scalable to 20 nm". IEEE Transactions on Electron Devices . 47 (12): 2320–2325. Bibcode : 2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . doi : 10.1109/16.887014. 
  14. ^ "AMD Newsroom". Amd.com. 2002-09-10. Архивировано из оригинала 2010-05-13 . Получено 2015-07-07 .
  15. ^ "Intel Silicon Technology Innovations". Intel.com. Архивировано из оригинала 3 сентября 2011 г. Получено 10 марта 2014 г.
  16. ^ Шимпи, Ананд Лал. «Intel анонсирует первые 22-нм 3D Tri-Gate транзисторы, поставки во второй половине 2011 года». www.anandtech.com .
  17. ^ "Still Room at the Bottom. (нанометровый транзистор, разработанный Ян-кю Чоем из Корейского передового института науки и технологий)", Nanoparticle News , 1 апреля 2006 г., архивировано из оригинала 6 ноября 2012 г.
  18. ^ ab Lee, Hyunjin; et al. (2006). «Sub-5nm All-Around Gate FinFET для максимального масштабирования». Симпозиум 2006 года по технологии СБИС, 2006. Сборник технических статей . стр. 58–59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN 978-1-4244-0005-8. S2CID  26482358.
  19. ^ Ростами, М.; Моханрам, К. (2011). «FinFET с двумя независимыми затворами и малым энергопотреблением для логических схем». Труды IEEE по автоматизированному проектированию интегральных схем и систем . 30 (3): 337–349. doi :10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  20. ^ "FinFET от Intel имеют меньше плавников и больше треугольных форм". EE Times. Архивировано из оригинала 2013-05-31 . Получено 2014-03-10 .
  21. ^ "Globalfoundries, похоже, обгоняет конкурентов из Fab с новым процессом". EE Times. Архивировано из оригинала 2013-02-02 . Получено 2014-03-10 .
  22. ^ "TSMC запускает ARM V8 на пути к 16 нм FinFET". EE Times. Архивировано из оригинала 2012-11-01 . Получено 2014-03-10 .
  23. ↑ Джозефин Лиен; Стив Шен (31 марта 2014 г.). «TSMC, вероятно, запустит 16 нм процесс FinFET+ в конце 2014 года, а «FinFET Turbo» — позднее в 2015–2016 годах». DIGITIMES . Получено 31 марта 2014 г.
  24. ^ Смит, Райан. «Предварительный просмотр AMD Radeon RX 480: Polaris делает свой массовый знак» . Получено 03.06.2018 .
  25. ^ "AMD демонстрирует революционную архитектуру графического процессора Polaris на базе 14 нм FinFET". AMD. 4 января 2016 г. Получено 04.01.2016 .
  26. ^ «Высокопроизводительная IP-платформа с высокой пропускной способностью для технологического процесса Samsung 14LPP». 2017-03-22.
  27. ^ "Samsung и eSilicon выпустили 14-нм сетевой процессор с решением Rambus 28G SerDes". 2017-03-22.
  28. ^ Колиндж, Дж. П. (2008). FinFET и другие многозатворные транзисторы. Springer Science & Business Media . стр. 12. ISBN 978-0-387-71751-7.
  29. ^ Хиэда, К.; Хоригучи, Фумио; Ватанабэ, Х.; Суноучи, Казумаса; Иноуэ, И.; Хамамото, Такеши (декабрь 1987 г.). «Новые эффекты транзистора с изолированной траншеей, использующего затворы с боковой стенкой». Международная встреча по электронным приборам 1987 г. , стр. 736–739. doi :10.1109/IEDM.1987.191536. S2CID  34381025.
  30. ^ Брожек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения для устройств. CRC Press . С. 116–7. ISBN 978-1-351-83134-5.
  31. ^ Вонг, Хон-Сум (декабрь 1992 г.). «Инжекция тока затвора и ионизация поверхности под действием удара в МОП-транзисторах с виртуальным стоком, индуцированным затвором». Международный технический сборник по встрече электронных приборов . стр. 151–154. doi :10.1109/IEDM.1992.307330. ISBN 0-7803-0817-4. S2CID  114058374.
  32. ^ Высокопроизводительная непланарная трехзатворная транзисторная архитектура; д-р Джеральд Марсик. Intel, 2002
  33. ^ [2] [ мертвая ссылка ‍ ]
  34. ^ "AMD Details Its Triple-Gate Transistors". Xbitlabs.com. Архивировано из оригинала 2014-03-10 . Получено 2014-03-10 .
  35. ^ "IDF 2011: Intel стремится откусить кусок от ARM, AMD с технологией 3D FinFET". DailyTech. Архивировано из оригинала 2014-03-10 . Получено 2014-03-10 .
  36. ^ Миллер, Майкл Дж. «Intel выпускает Ivy Bridge: первый процессор с транзистором «Tri-Gate»». PC Magazine . Архивировано из оригинала 28.12.2019 . Получено 23.04.2012 .
  37. ^ "Intel Reinvents Transistors Using New 3-D Structure". Intel . Получено 5 апреля 2011 г. .
  38. ^ ab "Транзисторы становятся 3D, поскольку Intel заново изобретает микрочип". Ars Technica. 5 мая 2011 г. Получено 7 мая 2011 г.
  39. ↑ Мюррей, Мэтью (4 мая 2011 г.). «Новые транзисторы Intel Tri-Gate Ivy Bridge: 9 вещей, которые вам нужно знать». PC Magazine . Получено 7 мая 2011 г.
  40. ^ Картрайт Дж. (2011). «Intel входит в третье измерение». Nature . doi : 10.1038/news.2011.274 . Получено 10 мая 2015 г.
  41. ↑ Intel представит технологию Tri-gate 22 нм на симпозиуме VLSI (ElectroIQ 2012). Архивировано 15 апреля 2012 г. на Wayback Machine .
  42. ^ "Ниже 22 нм прокладки становятся нетрадиционными: Интервью с ASM". ELECTROIQ . Получено 2011-05-04 .
  43. ^ Дэн Грэбхэм (2011-05-06). "Транзисторы Intel Tri-Gate: все, что вам нужно знать". TechRadar . Получено 2022-01-21 .
  44. ^ Claeys, C.; Murota, J.; Tao, M.; Iwai, H.; Deleonibus, S. (2015). Интеграция процессов ULSI 9. Электрохимическое общество . стр. 109. ISBN 978-1-60768-675-0.
  45. ^ ab Ishikawa, Fumitaro; Buyanova, Irina (2017). Новые композитные полупроводниковые нанопровода: материалы, устройства и приложения. CRC Press . стр. 457. ISBN 978-1-315-34072-2.
  46. ^ Singh, N.; Agarwal, A.; Bera, LK; Liow, TY; Yang, R.; Rustagi, SC; Tung, CH; Kumar, R.; Lo, GQ; Balasubramanian, N.; Kwong, D. (2006). "Высокопроизводительные полностью обедненные кремниевые нанопроволочные затворы CMOS-устройства All-Around". IEEE Electron Device Letters . 27 (5): 383–386. Bibcode : 2006IEDL...27..383S. doi : 10.1109/LED.2006.873381. ISSN  0741-3106. S2CID  45576648.
  47. ^ Dastjerdy, E.; Ghayour, R.; Sarvari, H. (август 2012 г.). «Моделирование и анализ частотных характеристик новой кремниевой нанопроволочной структуры МОП-транзистора». Physica E. 45 : 66–71. Bibcode : 2012PhyE...45...66D. doi : 10.1016/j.physe.2012.07.007.
  48. ^ Gu, JJ; Liu, YQ; Wu, YQ; Colby, R.; Gordon, RG; Ye, PD (декабрь 2011 г.). «Первая экспериментальная демонстрация Gate-all-around III–V MOSFETs с использованием подхода сверху вниз» (PDF) . 2011 International Electron Devices Meeting . стр. 33.2.1–33.2.4. arXiv : 1112.3573 . doi : 10.1109/IEDM.2011.6131662. ISBN 978-1-4577-0505-2. S2CID  2116042 . Получено 2015-05-10 .
  49. ^ Масуока, Фудзио ; Такато, Хироши; Суноути, Кадзумаса; Окабе, Н.; Нитаяма, Акихиро; Хиеда, К.; Хоригучи, Фумио (декабрь 1988 г.). «Высокопроизводительный КМОП-транзистор с окружающим затвором (SGT) для БИС сверхвысокой плотности». Технический дайджест, Международная встреча по электронным устройствам . стр. 222–225. doi :10.1109/IEDM.1988.32796. S2CID  114148274.
  50. ^ Брожек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения для устройств. CRC Press . стр. 117. ISBN 978-1-351-83134-5.
  51. ^ "Профиль компании". Unisantis Electronics . Архивировано из оригинала 22 февраля 2007 года . Получено 17 июля 2019 года .
  52. ^ "Still Room at the Bottom. (нанометровый транзистор, разработанный Ян-кю Чоем из Корейского передового института науки и технологий)", Nanoparticle News , 1 апреля 2006 г., архивировано из оригинала 6 ноября 2012 г. , извлечено 17 июля 2019 г.
  53. ^ LaPedus, Mark (25 января 2021 г.). "Новые транзисторные структуры на 3 нм/2 нм". Semiconductor Engineering . Получено 23 декабря 2022 г. .
  54. ^ Катресс, д-р Ян. «Где мои GAA-FET? TSMC останется с FinFET для 3 нм». www.anandtech.com .
  55. ^ «TSMC разрабатывает агрессивный курс на 3 нм литографию и далее - ExtremeTech». www.extremetech.com .
  56. ^ Катресс, Ян. «Samsung анонсирует 3-нм GAA MBCFET PDK, версию 0.1» . www.anandtech.com .
  57. ^ "MBCFET Торговая марка Samsung Electronics Co., Ltd. - Регистрационный номер 5495359 - Серийный номер 87447776 :: Торговые марки Justia". brands.justia.com . Получено 2020-01-16 .
  58. ^ "Samsung на мероприятии Foundry рассказывает о разработках 3 нм и MBCFET". techxplore.com .
  59. ^ "Уменьшение масштаба: Intel представляет RibbonFET и PowerVia как следующее решение для проектирования ИС - Новости". www.allaboutcircuits.com . Получено 14.09.2022 .
  60. ^ Катресс, д-р Ян. «Intel начнет массово использовать транзисторы Nanowire/Nanoribbon 'через пять лет'». www.anandtech.com .
  61. ^ «3-нм технология Samsung демонстрирует преимущество транзисторов с нанолистами — IEEE Spectrum».
  62. ^ «Нанолисты: путь IBM к 5-нанометровым транзисторам — IEEE Spectrum».
  63. ^ Subramanian V (2010). «Multiple gate field-effect transistors for future CMOS technologies». IETE Technical Review . 27 (6): 446–454. doi : 10.4103/0256-4602.72582 (неактивен 1 ноября 2024 г.). Архивировано из оригинала 23 марта 2012 г.{{cite journal}}: CS1 maint: DOI неактивен по состоянию на ноябрь 2024 г. ( ссылка )
  64. ^ Subramanian (5 декабря 2005 г.). «Компромиссы производительности аналоговых устройств и схем: сравнительное исследование планарных объемных полевых транзисторов по сравнению с FinFET». Международная встреча по электронным приборам IEEE, 2005 г. Технический дайджест IEDM . стр. 898–901. doi :10.1109/IEDM.2005.1609503. ISBN 0-7803-9268-X. S2CID  32683938.
  65. ^ "BSIMCMG Model". Калифорнийский университет в Беркли. Архивировано из оригинала 21 июля 2012 г.

Внешние ссылки