В автоматизации электронного проектирования правило проектирования представляет собой геометрическое ограничение, налагаемое на проектировщиков печатных плат , полупроводниковых приборов и интегральных схем (ИС), чтобы гарантировать, что их проекты функционируют должным образом, надежно и могут быть произведены с приемлемым выходом годных. Правила проектирования для производства разрабатываются инженерами-технологами на основе возможностей их процессов реализовывать замысел проекта. Автоматизация электронного проектирования широко используется для того, чтобы проектировщики не нарушали правила проектирования; этот процесс называется проверкой правил проектирования ( DRC ). DRC является важным шагом во время физической проверки проекта , которая также включает проверки LVS ( компоновка против схемы ), проверки XOR, ERC ( проверка электрических правил ) и проверки антенн. Важность правил проектирования и DRC наиболее высока для ИС, которые имеют микро- или наномасштабную геометрию; для сложных процессов некоторые фабрики также настаивают на использовании более строгих правил для повышения выхода годных.
Правила проектирования — это ряд параметров, предоставляемых производителями полупроводников , которые позволяют проектировщику проверять правильность набора масок . Правила проектирования специфичны для конкретного процесса производства полупроводников. Набор правил проектирования определяет определенные геометрические и связные ограничения, чтобы обеспечить достаточные запасы для учета изменчивости процессов производства полупроводников, чтобы гарантировать правильную работу большинства деталей.
Самые основные правила проектирования показаны на диаграмме справа. Первые — это правила для одного слоя. Правило ширины определяет минимальную ширину любой формы в проекте. Правило интервала определяет минимальное расстояние между двумя соседними объектами. Эти правила будут существовать для каждого слоя процесса производства полупроводников, причем самые нижние слои будут иметь самые маленькие правила (обычно 100 нм по состоянию на 2007 год), а самые верхние металлические слои будут иметь более крупные правила (возможно, 400 нм по состоянию на 2007 год).
Правило двух слоев определяет связь, которая должна существовать между двумя слоями. Например, правило корпуса может определять, что объект одного типа, такой как контакт или переходное отверстие, должен быть покрыт, с некоторым дополнительным запасом, металлическим слоем. Типичное значение по состоянию на 2007 год может составлять около 10 нм.
Существует множество других типов правил, не показанных здесь. Правило минимальной площади — это именно то, что подразумевает его название. Правила антенн — это сложные правила, которые проверяют соотношения площадей каждого слоя сети для конфигураций, которые могут привести к проблемам при травлении промежуточных слоев. [1] Существует множество других подобных правил, которые подробно описаны в документации, предоставленной производителем полупроводников.
Академические правила проектирования часто указываются в терминах масштабируемого параметра λ , так что все геометрические допуски в проекте могут быть определены как целые кратные λ . Это упрощает миграцию существующих схем чипов на новые процессы. Промышленные правила более оптимизированы и только приблизительно равномерно масштабируются. Наборы правил проектирования становятся все более сложными с каждым последующим поколением полупроводникового процесса. [2]
Основная цель проверки правил проектирования (DRC) — достичь высокого общего выхода и надежности конструкции. Если правила проектирования нарушаются, конструкция может оказаться неработоспособной. Для достижения этой цели повышения выхода штампов DRC эволюционировала от простых измерений и булевых проверок до более сложных правил, которые изменяют существующие функции, вставляют новые функции и проверяют всю конструкцию на предмет ограничений процесса, таких как плотность слоев. Завершенная компоновка состоит не только из геометрического представления конструкции, но и из данных, которые обеспечивают поддержку для изготовления конструкции. Хотя проверки правил проектирования не подтверждают, что конструкция будет работать правильно, они созданы для проверки того, что структура соответствует ограничениям процесса для данного типа конструкции и технологии процесса.
Программное обеспечение DRC обычно принимает в качестве входных данных макет в стандартном формате GDSII и список правил, специфичных для выбранного для изготовления полупроводникового процесса. Из них оно создает отчет о нарушениях правил проектирования, которые проектировщик может исправить или не исправить. Осторожное «растягивание» или отказ от определенных правил проектирования часто используется для повышения производительности и плотности компонентов за счет выхода годных.
Продукты DRC определяют правила на языке для описания операций, которые необходимо выполнить в DRC. Например, Mentor Graphics использует язык Standard Verification Rule Format (SVRF) в своих файлах правил DRC, а Magma Design Automation использует язык на основе Tcl . [3] Набор правил для определенного процесса называется набором выполнения, колодой правил или просто колодой.
DRC — очень вычислительно интенсивная задача. [4] Обычно проверки DRC будут выполняться на каждом подразделе ASIC, чтобы минимизировать количество ошибок, которые обнаруживаются на верхнем уровне. Если они выполняются на одном процессоре, клиентам, возможно, придется ждать до недели, чтобы получить результат проверки Design Rule для современных проектов. Большинству проектных компаний требуется, чтобы DRC выполнялся менее чем за день, чтобы достичь разумного времени цикла, поскольку DRC, скорее всего, будет выполняться несколько раз до завершения проектирования. С сегодняшней вычислительной мощностью полночиповые DRC могут выполняться за гораздо более короткое время, например, за один час, в зависимости от сложности и размера чипа.
Вот некоторые примеры DRC в проектировании ИС:
Основные продукты EDA в регионе DRC включают: