stringtranslate.com

StrongARM

Микропроцессор DEC StrongARM SA-110

StrongARM — это семейство компьютерных микропроцессоров , разработанных корпорацией Digital Equipment Corporation и произведенных в конце 1990-х годов, в которых реализована архитектура набора инструкций ARM v4 . [1] Позднее, в 1997 году, он был приобретен корпорацией Intel у собственного подразделения Digital Semiconductor компании DEC в рамках урегулирования судебного разбирательства между двумя компаниями по поводу нарушения патентных прав. [2] Затем Intel продолжила его производство, прежде чем в начале 2000-х годов заменить его на производную от StrongARM последующую архитектуру на базе ARM под названием XScale .

История

По словам Аллена Баума, StrongARM ведёт свою историю от попыток сделать маломощную версию DEC Alpha , что инженеры DEC быстро пришли к выводу, что невозможно. Затем они заинтересовались разработками, предназначенными для маломощных приложений, что привело их к семейству ARM. Одним из немногих крупных пользователей ARM для продуктов, связанных с производительностью, в то время была Apple , чьё устройство Newton было основано на платформе ARM. DEC обратилась к Apple с вопросом, может ли их заинтересовать высокопроизводительный ARM, на что инженеры Apple ответили: «Фхххт, да. Вы не можете этого сделать, но, да, если бы вы могли, мы бы использовали его». [3]

StrongARM был совместным проектом DEC и Advanced RISC Machines по созданию более быстрого микропроцессора ARM. StrongARM был разработан для верхнего сегмента рынка маломощных встраиваемых систем, где пользователям требовалась большая производительность, чем могла обеспечить ARM, при этом сохраняя возможность принимать больше внешней поддержки. Целями были такие устройства, как новые персональные цифровые помощники и телевизионные приставки . [4] [5]

Традиционно полупроводниковое подразделение DEC располагалось в Массачусетсе . Чтобы получить доступ к талантам в области дизайна в Кремниевой долине , DEC открыла дизайн-центр в Пало-Альто, Калифорния . Этот дизайн-центр возглавлял Дэн Добберпул , и он был основным местом проектирования для проекта StrongARM. Другой дизайн-центр, работавший над проектом, находился в Остине, штат Техас , и был создан некоторыми бывшими дизайнерами DEC, вернувшимися из Apple Computer и Motorola . Проект был запущен в 1995 году и быстро представил свой первый дизайн, SA-110 .

DEC согласилась продать StrongARM компании Intel в рамках урегулирования судебного иска в 1997 году. [6] Intel использовала StrongARM для замены своей устаревшей линейки RISC-процессоров i860 и i960 .

Когда полупроводниковое подразделение DEC было продано Intel, многие инженеры из проектной группы Palo Alto перешли в SiByte , стартап-компанию, разрабатывающую системы на кристалле (SoC) MIPS для сетевого рынка. Проектная группа Austin отделилась и стала Alchemy Semiconductor , еще одной стартап-компанией, разрабатывающей системы на кристалле MIPS для рынка карманных компьютеров. Новое ядро ​​StrongARM было разработано Intel и представлено в 2000 году как XScale . [ 7]

СА-110

SA-110 был первым микропроцессором в семействе StrongARM. Первые версии, работающие на частотах 100, 160 и 200 МГц, были анонсированы 5 февраля 1996 года. [8] Когда было объявлено, образцы этих версий были доступны, а массовое производство было запланировано на середину 1996 года. Более быстрые версии на 166 и 233 МГц были анонсированы 12 сентября 1996 года. [9] Образцы этих версий были доступны при анонсе, а массовое производство было запланировано на декабрь 1996 года. В течение 1996 года SA-110 был самым производительным микропроцессором для портативных устройств. [10] К концу 1996 года он стал ведущим ЦП для интернет/интранет-устройств и систем тонких клиентов . [11] Первой победой SA-110 в области дизайна стал Apple MessagePad 2000 . [12] Он также использовался в ряде продуктов, включая Acorn Computers Risc PC и систему видеомонтажа Eidos Optima . Ведущими дизайнерами SA-110 были Daniel W. Dobberpuhl , Gregory W. Hoeppner, Liam Madden и Richard T. Witek. [4]

Описание

SA-110 имел простую микроархитектуру . Это была скалярная конструкция, которая выполняла инструкции по порядку с помощью классического пятиступенчатого конвейера RISC . Микропроцессор был разделен на несколько блоков: IBOX, EBOX, IMMU, DMMU, BIU, WB и PLL. IBOX содержал аппаратные средства, которые работали на первых двух этапах конвейера, такие как счетчик команд . Он извлекал, декодировал и выдавал инструкции. Извлечение инструкций происходит на первом этапе, декодирование и выдача — на втором. IBOX декодирует более сложные инструкции в наборе инструкций ARM, преобразуя их в последовательности более простых инструкций. IBOX также обрабатывал инструкции ветвления. SA-110 не имел аппаратных средств предсказания ветвлений , но имел механизмы для их быстрой обработки.

Выполнение начинается на третьем этапе. Аппаратное обеспечение, работающее на этом этапе, содержится в EBOX, который включает в себя файл регистров , арифметико-логическое устройство (АЛУ), сдвигатель , умножитель и логику кода условия. Файл регистров имел три порта чтения и два порта записи. АЛУ и сдвигатель выполняли инструкции за один цикл. Умножитель не конвейеризирован и имеет задержку в несколько циклов.

IMMU и DMMU — это блоки управления памятью для инструкций и данных соответственно. Каждый MMU содержал 32-записный полностью ассоциативный буфер трансляции (TLB), который мог отображать страницы размером 4 КБ, 64 КБ или 1 МБ . Буфер записи (WB) имеет восемь 16-байтовых записей. Он обеспечивает конвейеризацию сохранений. Блок интерфейса шины (BIU) обеспечивал SA-110 внешним интерфейсом.

PLL генерирует внутренний тактовый сигнал из внешнего тактового сигнала 3,68 МГц. Он не был разработан DEC, но был заключён по контракту с Centre Suisse d'Electronique et de Microtechnique (CSEM), расположенным в Невшателе , Швейцария .

Кэш инструкций и кэш данных имеют емкость 16 КБ, являются 32-канальными наборно-ассоциативными и виртуально адресуемыми. SA-110 был разработан для использования с медленной (и, следовательно, дешевой) памятью, и поэтому высокая ассоциативность наборов обеспечивает более высокую частоту попаданий, чем у конкурирующих конструкций, а использование виртуальных адресов позволяет одновременно кэшировать и не кэшировать память. Кэши отвечают за большую часть количества транзисторов и занимают половину площади кристалла.

SA-110 содержал 2,5 миллиона транзисторов и имел размеры 7,8 мм на 6,4 мм (49,92 мм 2 ). Он был изготовлен DEC по ее фирменной технологии CMOS-6 на ее фабрике Fab 6 в Хадсоне, штат Массачусетс. CMOS-6 был комплементарным металл-оксид-полупроводник (CMOS) процессом DEC шестого поколения . CMOS-6 имеет размер элемента 0,35 мкм, эффективную длину канала 0,25 мкм, но для использования с SA-110, только три уровня алюминиевых межсоединений . Он использовал источник питания с переменным напряжением от 1,2 до 2,2 вольт (В), чтобы позволить конструкциям найти баланс между энергопотреблением и производительностью (более высокие напряжения обеспечивают более высокие тактовые частоты). SA-110 был упакован в 144-контактный тонкий квадратный плоский корпус (TQFP).

СА-1100

SA-1100 был производным от SA-110, разработанным DEC. Анонсированный в 1997 году, SA-1100 был нацелен на портативные приложения, такие как КПК, и отличается от SA-110 предоставлением ряда функций, которые желательны для таких приложений. Для размещения этих функций кэш данных был уменьшен до 8 КБ.

Дополнительные функции включают интегрированную память, контроллеры PCMCIA и цветного ЖК-дисплея, подключенные к системной шине на кристалле, и пять последовательных каналов ввода-вывода, подключенных к периферийной шине, подключенной к системной шине. Контроллер памяти поддерживал FPM и EDO DRAM, SRAM, флэш-память и ПЗУ. Контроллер PCMCIA поддерживает два слота. Адрес памяти и шина данных используются совместно с интерфейсом PCMCIA. Требуется связующая логика. Последовательные каналы ввода-вывода реализуют подчиненный интерфейс USB, SDLC , два UART , интерфейс IrDA , MCP и синхронный последовательный порт .

SA-1100 имел сопутствующий чип, SA-1101. Он был представлен Intel 7 октября 1998 года. [13] SA-1101 предоставлял дополнительные периферийные устройства для дополнения интегрированных в SA-1100, таких как порт видеовыхода, два порта PS/2 , контроллер USB и контроллер PCMCIA, который заменяет тот, что был в SA-1100. Проектирование устройства началось DEC, но было лишь частично завершено, когда его приобрела Intel, которой пришлось закончить проект. Он был изготовлен на бывшем заводе DEC в Хадсоне, штат Массачусетс , который также был продан Intel. [14]

SA-1100 содержал 2,5 миллиона транзисторов и имел размеры 8,24 мм на 9,12 мм (75,15 мм 2 ). Он был изготовлен по 0,35 мкм CMOS-технологии с тремя уровнями алюминиевых межсоединений и был упакован в 208-контактный TQFP. [15]

Одним из первых получателей этого процессора стал злополучный Psion netBook и его более ориентированный на потребителя собрат Psion Series 7 .

СА-1110

SA-1110 был производным от SA-110, разработанным Intel. Он был анонсирован 31 марта 1999 года и позиционировался как альтернатива SA-1100. [16] При анонсе образцы были назначены на июнь 1999 года, а массовое производство — на конец того же года. Intel прекратила выпуск SA-1110 в начале 2003 года. [17] SA-1110 был доступен в версиях 133 или 206 МГц. Он отличался от SA-1100 поддержкой 66 МГц (только версия 133 МГц) или 103 МГц (только версия 206 МГц) SDRAM . [18] Его сопутствующий чип, который обеспечивал дополнительную поддержку периферийных устройств, был SA-1111. SA-1110 был упакован в 256-контактный микрошариковый массив . Он использовался в мобильных телефонах, персональных помощниках по обработке данных (PDA), таких как Compaq (позже HP) iPAQ и HP Jornada , платформах Sharp SL-5x00 на базе Linux и Simputer . [19] Он также использовался для работы Intel Web Tablet, планшетного устройства, которое считается потенциально первым, представившим большой экран, портативный веб-браузер. Intel прекратила выпуск продукта непосредственно перед запуском в 2001 году.

СА-1500

SA-1500 был производным от SA-110, разработанным DEC изначально для телевизионных приставок . [20] [21] Он был разработан и произведен в небольших объемах компанией DEC, но так и не был запущен в производство Intel. SA-1500 был доступен на частоте от 200 до 300 МГц. SA-1500 отличался улучшенным ядром SA-110, встроенным сопроцессором, называемым Attached Media Processor (AMP), и встроенным контроллером шины SDRAM и ввода-вывода. Контроллер SDRAM поддерживал 100 МГц SDRAM, а контроллер ввода-вывода реализовал 32-битную шину ввода-вывода, которая может работать на частотах до 50 МГц для подключения к периферийным устройствам и сопутствующему чипу SA-1501.

AMP реализовал набор инструкций с длинными командами, содержащий инструкции, предназначенные для мультимедиа, такие как целочисленные и плавающие операции умножения-накопления и арифметика SIMD . Каждое длинное командное слово имеет ширину 64 бита и определяет арифметическую операцию и переход или загрузку/сохранение. Инструкции работают с операндами из 64-записного 36-битного регистрового файла и с набором регистров управления. AMP взаимодействует с ядром SA-110 через встроенную шину и разделяет кэш данных с SA-110. AMP содержал ALU со сдвиговым устройством, блок перехода, блок загрузки/сохранения, блок умножения-накопления и блок с плавающей точкой одинарной точности . AMP поддерживал пользовательские инструкции через 512-записываемое управляющее хранилище. [22]

Сопутствующий чип SA-1501 обеспечивал дополнительные возможности обработки видео и звука, а также различные функции ввода-вывода, такие как порты PS/2, параллельный порт и интерфейсы для различных периферийных устройств.

SA-1500 содержит 3,3 миллиона транзисторов и имеет площадь 60 мм2 . Он был изготовлен по технологии CMOS 0,28 мкм. Он использовал внутренний источник питания 1,5–2,0 В и 3,3 В/В, потребляя менее 0,5 Вт при 100 МГц и 2,5 Вт при 300 МГц. Он был упакован в 240-контактный металлический квадратный плоский корпус или 256-контактный пластиковый шариковый массив .

Защелка StrongARM

Защелка StrongARM — это топология электронной схемы защелки, впервые предложенная инженерами Toshiba Цугуо Кобаяши и др. [25] и получившая значительное внимание после использования в микропроцессорах StrongARM. [23] [24] Она широко используется в качестве усилителя считывания , компаратора или просто надежной защелки с высокой чувствительностью. [23] [24]

Ссылки

  1. ^ "StrongARM Microprocessor: SA-110". datasheets.chipdb.org . Получено 31 июля 2024 г. .
  2. ^ Левин, Дэниел С. (11 августа 2022 г.) [1997-10-27]. «Intel, DEC урегулировали спор по поводу чипа Alpha». Wired.com. Архивировано из оригинала 14 марта 2016 г. Получено 11 августа 2022 г.
  3. ^ Баум, Аллен (18 июля 2018 г.). «Устная история Аллена Баума» (PDF) (Интервью). Интервью Дэвида Брока. стр. 60.
  4. ^ ab Montanaro, James et al. (1997). "160-MHz, 32-b, 0.5-W CMOS RISC Microprocessor" Архивировано 1 января 2019 года в Wayback Machine . Digital Technical Journal , т. 9, № 1. стр. 49–62.
  5. ^ "Digital targets supercharged StrongARM chip at the consumer electronics market". PR Newswire . 5 февраля 1996 г. Получено 7 июня 2011 г.
  6. ↑ Люнинг, Эрих (27 октября 1997 г.). «Intel и Digital урегулировали иск». CNet news.com . Получено 29 июля 2008 г.
  7. ^ "Embedded Processor Watch #46; 5/4/1999". mdronline.com . Архивировано из оригинала 19 октября 2007 г.
  8. ↑ Digital Equipment Corporation (5 февраля 1996 г.). «Digital нацеливается на сверхмощный чип StrongARM на рынке потребительской электроники». Пресс-релиз.
  9. ↑ Digital Equipment Corporation (12 сентября 1996 г.). «Чипы StrongARM компании Digital вырываются вперед в гонке встраиваемых систем». Пресс-релиз.
  10. ^ Терли, Джим (27 января 1997 г.). «Поставщики встраиваемых систем стремятся к дифференциации». Microprocessor Report , стр. 16–21.
  11. ^ "Микропроцессоры StrongARM компании Digital занимают лидирующие позиции на рынке сетевых клиентов". EE Times . 18 ноября 1996 г. Получено 16 марта 2012 г.
  12. ↑ Терли, Джим (18 ноября 1996 г.). «Newton First Design Win for StrongARM». Microprocessor Report , стр. 5.
  13. ↑ Корпорация Intel (7 октября 1998 г.). «Intel представляет продукцию StrongARM для ПК-компаньонов». Пресс-релиз.
  14. ^ «Linley Group — ведущие эксперты отрасли на рынках коммуникационных полупроводников». mdronline.com .
  15. ^ Стефани, Р. и др. (1998). «Микропроцессор 200 МГц 32b 0,5 Вт CMOS RISC». Сборник технических документов ISSCC , стр. 238–239, 443.
  16. ↑ Intel Corporation (31 марта 1999 г.). «Процессор Intel StrongARM, сопутствующий чип, оптимизированный для карманных вычислительных устройств». Пресс-релиз.
  17. ↑ Мартин Уильямс (14 февраля 2003 г.). «Intel отправляет StrongArm в камеру смертников». InfoWorld .
  18. ^ «Linley Group — ведущие эксперты отрасли на рынках коммуникационных полупроводников». mdronline.com .
  19. ^ «Linley Group — ведущие эксперты отрасли на рынках коммуникационных полупроводников». mdronline.com .
  20. ↑ Рик Бойд-Меррит; Питер Кларк (24 июля 1998 г.). «Intel раскроет подробности о чипе StrongARM». EE Times .
  21. ↑ Прашант П. Ганди (18 августа 1998 г.). "SA-1500: RISC-процессор с частотой 300 МГц и подключенным медиапроцессором" Архивировано 20 ноября 2008 г. на Wayback Machine . Hot Chips 10 .
  22. ^ Терли, Джим (8 декабря 1997 г.). "StrongARM-1500 борется с MPEG-2" (PDF) . Отчет о микропроцессорах . Получено 14 марта 2024 г. .
  23. ^ abc Abidi, A. ; Hao Xu (15–17 сентября 2014 г.). «Понимание схемы регенеративного компаратора». Труды конференции IEEE 2014 Custom Integrated Circuits Conference . IEEE . стр. 1–8. doi :10.1109/CICC.2014.6946003. ISBN 978-1-4799-3286-3. S2CID  329565.{{cite book}}: CS1 maint: числовые имена: список авторов ( ссылка )
  24. ^ abc Разави, Б. (22 июня 2015 г.). «The StrongARM Latch». Журнал IEEE Solid-State Circuits . 7 (2). IEEE : 12–17. doi :10.1109/MSSC.2015.2418155. S2CID  9477992.{{cite journal}}: CS1 maint: числовые имена: список авторов ( ссылка )
  25. ^ Kobayashi, T. ; Nogami, K. ; Shirotori, T. ; Fujimoto, Y. ; Watanabe, O. (4–6 июня 1992 г.). "Усилитель-защелка с датчиком тока и статический энергосберегающий входной буфер для архитектуры с низким энергопотреблением". 1992 Symposium on VLSI Circuits Digest of Technical Papers . IEEE . стр. 28–29. doi :10.1109/VLSIC.1992.229252. ISBN 0-7803-0701-1. S2CID  67412709.{{cite book}}: CS1 maint: числовые имена: список авторов ( ссылка )

Дальнейшее чтение