Интеграция в масштабе пластины ( WSI ) — это система построения сетей сверхбольших интегральных схем (обычно называемых «чипами») из целой кремниевой пластины для производства одного «суперчипа». Сочетая большой размер и уменьшенную упаковку, WSI, как ожидалось, приведет к значительному снижению затрат на некоторые системы, в частности, на суперкомпьютеры с массовым параллелизмом , но теперь используется для глубокого обучения . Название взято из термина сверхбольшая интеграция , современного уровня техники, когда разрабатывалась WSI.
В обычном процессе производства интегральных схем производится один большой цилиндрический кристалл ( буль ) кремния, который затем разрезается на диски, известные как пластины. Затем пластины очищаются и полируются в процессе подготовки к процессу изготовления. Фотографический процесс используется для моделирования поверхности, где материал должен быть нанесен на пластину, а где нет. Наносится желаемый материал, и фотографическая маска удаляется для следующего слоя. С этого момента пластина многократно обрабатывается таким образом, нанося слой за слоем схему на поверхность.
Несколько копий этих шаблонов наносятся на пластину в виде сетки по всей поверхности пластины. После того, как все возможные места нанесены, поверхность пластины выглядит как лист миллиметровой бумаги с линиями сетки, определяющими отдельные чипы. Каждое из этих мест сетки проверяется на наличие производственных дефектов с помощью автоматизированного оборудования. Те места, которые оказываются дефектными, регистрируются и маркируются точкой краски (этот процесс называется «окрашиванием кристалла», и более современные методы изготовления пластин больше не требуют физической маркировки для идентификации дефектного кристалла). Затем пластина распиливается, чтобы вырезать отдельные чипы. Эти дефектные чипы выбрасываются или перерабатываются, в то время как рабочие чипы помещаются в упаковку и повторно проверяются на предмет любых повреждений, которые могут возникнуть в процессе упаковки.
Изъяны на поверхности пластин и проблемы в процессе наслаивания/осаждения невозможно избежать, и это приводит к тому, что некоторые отдельные чипы оказываются дефектными. Доход от оставшихся рабочих чипов должен покрывать всю стоимость пластины и ее обработки, включая отбракованные дефектные чипы. Таким образом, чем больше количество рабочих чипов или выше выход , тем ниже стоимость каждого отдельного чипа. Чтобы максимизировать выход, нужно сделать чипы как можно меньше, чтобы можно было получить большее количество рабочих чипов на пластину. [ необходимо разъяснение ]
Значительная часть стоимости изготовления (обычно 30%-50%) [ требуется цитата ] связана с тестированием и упаковкой отдельных чипов. Дополнительные затраты связаны с соединением чипов в интегрированную систему (обычно через печатную плату ). Интеграция в масштабе пластины стремится снизить эту стоимость, а также улучшить производительность, создавая более крупные чипы в одном корпусе – в принципе, чипы размером с полную пластину. [ требуется цитата ]
Конечно, это нелегко, поскольку, учитывая дефекты на пластинах, один большой дизайн, напечатанный на пластине, почти всегда не будет работать. Постоянной целью было разработать методы обработки дефектных областей пластин с помощью логики, а не выпиливания их из пластины. Как правило, этот подход использует сетку подсхем и «перемонтаж» вокруг поврежденных областей с использованием соответствующей логики. Если полученная пластина имеет достаточно рабочих подсхем, ее можно использовать, несмотря на неисправности.
Большая часть потерь выхода годного при производстве чипов происходит из-за дефектов в слоях транзисторов или в нижних слоях металла высокой плотности. Другой подход – кремниевая соединительная ткань (Si-IF) – не имеет ни того, ни другого на пластине. Si-IF размещает на пластине только относительно низкоплотные слои металла, примерно такую же плотность, как верхние слои системы на чипе , используя пластину только для соединений между плотно упакованными небольшими голыми чиплетами . [1] Были изучены процессоры на основе Si-IF [2] и сетевые коммутаторы [3] .
Многие компании пытались разработать производственные системы WSI в 1970-х и 1980-х годах, но все они потерпели неудачу. Texas Instruments и ITT Corporation увидели в этом способ разработки сложных конвейерных микропроцессоров и повторного выхода на рынок, на котором они теряли позиции, но ни одна из них не выпустила никаких продуктов.
Джин Амдал также пытался разработать WSI как метод создания суперкомпьютера, основав Trilogy Systems в 1980 году [4] [5] [6] и получив инвестиции от Groupe Bull , Sperry Rand и Digital Equipment Corporation , которые (вместе с другими) предоставили примерно 230 миллионов долларов финансирования. Проект предусматривал 2,5-дюймовый квадратный чип с 1200 контактами на нижней стороне.
Усилия были сорваны серией бедствий, включая наводнения, которые задержали строительство завода и позже разрушили интерьер чистой комнаты. Сжегши около 1 ⁄ капитала , не получив ничего, Амдал в конце концов заявил, что идея будет работать только с доходностью 99,99%, чего не произойдет в течение 100 лет. Он использовал оставшийся начальный капитал Trilogy, чтобы купить Elxsi , производителя суперминикомпьютеров, в 1985 году. Усилия Trilogy в конечном итоге были прекращены и «стали» Elxsi. [7]
В 1989 году компания Anamartic разработала пластинчатую память на основе технологии Айвора Кэта [8] , но компания не смогла обеспечить достаточно большой запас кремниевых пластин и закрылась в 1992 году.
19 августа 2019 года американская компания по производству компьютерных систем Cerebras Systems представила свой прогресс в разработке WSI для ускорения глубокого обучения . Чип Cerebras Wafer-Scale Engine (WSE-1) имеет размер 46 225 мм 2 (215 мм × 215 мм), что примерно в 56 раз больше, чем самый большой кристалл графического процессора. Он производится TSMC с использованием их 16-нм процесса. WSE-1 имеет 1,2 триллиона транзисторов, 400 000 ядер ИИ, 18 ГБ встроенной SRAM, пропускную способность на пластине 100 Пбит/с и пропускную способность ввода-вывода вне пластины 1,2 Пбит/с. Цена и тактовая частота не разглашаются. [9] В 2020 году продукт компании, CS-1, был испытан в моделировании вычислительной гидродинамики . По сравнению с суперкомпьютером Joule в NETL , CS-1 был в 200 раз быстрее, потребляя при этом гораздо меньше энергии. [10]
В апреле 2021 года Cerebras анонсировала WSE-2 с удвоенным числом транзисторов и заявленным выходом годных 100%, [11] что достигается за счет разработки системы, в которой любой производственный дефект может быть обойден. [11] Система Cerebras CS-2, включающая WSE-2, находится в серийном производстве .
В марте 2024 года Cerebras анонсировала WSE-3 с производительностью, вдвое превышающей производительность предыдущего рекордсмена Cerebras WSE-2, при том же энергопотреблении и по той же цене. Он нацелен на обучение ИИ и построен на 5-нм техпроцессе TSMC. [12]