В интегральных схемах обедненная нагрузка NMOS представляет собой форму семейства цифровой логики , которая использует только одно напряжение питания, в отличие от более ранних семейств логики NMOS (n-типа металл-оксид-полупроводник ), которым требовалось более одного различного напряжения питания. Хотя производство этих интегральных схем требовало дополнительных этапов обработки, улучшенная скорость переключения и устранение дополнительного источника питания сделали это семейство логики предпочтительным выбором для многих микропроцессоров и других логических элементов.
MOSFET n-типа в режиме истощения в качестве транзисторов нагрузки позволяют работать с одним напряжением и достигать большей скорости, чем это возможно с чистыми устройствами с нагрузкой усиления. Это отчасти объясняется тем, что MOSFET в режиме истощения могут быть лучшим приближением источника тока , чем более простой транзистор в режиме обогащения, особенно когда нет дополнительного напряжения (одна из причин, по которой ранние чипы PMOS и NMOS требовали нескольких напряжений).
Включение транзисторов NMOS в режиме обеднения в производственный процесс потребовало дополнительных этапов производства по сравнению с более простыми схемами с улучшенной нагрузкой; это связано с тем, что устройства с обедненной нагрузкой формируются путем увеличения количества легирующей примеси в области канала транзисторов нагрузки для регулировки их порогового напряжения . Обычно это выполняется с помощью ионной имплантации .
Хотя в 1980-х годах КМОП- процесс заменил большинство конструкций NMOS, некоторые конструкции NMOS с обедненной нагрузкой все еще производятся, как правило, параллельно с более новыми аналогами КМОП. Одним из примеров этого являются Z84015 [1] и Z84C15. [2]
Первоначальные два типа логических вентилей MOSFET, PMOS и NMOS , были разработаны Фрошем и Дериком в 1957 году в Bell Labs. [3] После этого исследования Аталла и Канг предложили продемонстрировать работающее устройство MOS со своей командой Bell Labs в 1960 году. [4] [5] В их команду входили EE LaBate и EI Povilonis, которые изготовили устройство; MO Thurston, LA D'Asaro и JR Ligenza, которые разработали процессы диффузии, а также HK Gummel и R. Lindner, которые охарактеризовали устройство. [6] Однако устройства NMOS были непрактичными, и только устройства типа PMOS были практически рабочими. [7]
В 1965 году Чи-Тан Са , Отто Лейстико и А. С. Гроув из Fairchild Semiconductor изготовили несколько устройств NMOS с длиной канала от 8 мкм до 65 мкм. [8] Дейл Л. Кричлоу и Роберт Х. Деннард из IBM также изготовили устройства NMOS в 1960-х годах. Первым продуктом IBM NMOS была микросхема памяти с 1 кб данных и временем доступа 50–100 нс , которая поступила в крупномасштабное производство в начале 1970-х годов. Это привело к замене полупроводниковой памяти MOS более ранними технологиями биполярной и ферритовой памяти в 1970-х годах. [9]
В конце 1960-х годов биполярные транзисторы были быстрее, чем (p-канальные) МОП-транзисторы, которые тогда использовались, и были более надежными, но они также потребляли гораздо больше энергии, требовали большей площади и требовали более сложного процесса производства. МОП-ИС считались интересными, но недостаточными для замены быстрых биполярных схем в чем-либо, кроме нишевых рынков, таких как маломощные приложения. Одной из причин низкой скорости было то, что МОП-транзисторы имели затворы из алюминия , что приводило к значительным паразитным емкостям при использовании производственных процессов того времени. Внедрение транзисторов с затворами из поликристаллического кремния (которые стали фактическим стандартом с середины 1970-х до начала 2000-х годов) было важным первым шагом для уменьшения этого недостатка. Этот новый самосовмещенный кремниевый затворный транзистор был представлен Федерико Фаггином в Fairchild Semiconductor в начале 1968 года; это было усовершенствование (и первая рабочая реализация) идей и работы Джона К. Сараса, Тома Кляйна и Роберта В. Бауэра (около 1966–67 гг.) для транзистора с более низкими паразитными емкостями, который мог быть изготовлен как часть ИС (а не только как дискретный компонент ). Этот новый тип pMOS-транзистора был в 3–5 раз быстрее (на ватт), чем pMOS-транзистор с алюминиевым затвором, и ему требовалась меньшая площадь, он имел гораздо меньшую утечку и более высокую надежность. В том же году Фаггин также построил первую ИС, используя новый тип транзистора, Fairchild 3708 (8-битный аналоговый мультиплексор с декодером ), который продемонстрировал существенно улучшенную производительность по сравнению со своим аналогом с металлическим затвором. Менее чем за 10 лет кремниевый затвор MOS-транзистор заменил биполярные схемы в качестве основного средства для сложных цифровых ИС.
Есть пара недостатков, связанных с PMOS: электронные дырки , которые являются носителями заряда (тока) в PMOS-транзисторах, имеют меньшую подвижность, чем электроны , которые являются носителями заряда в NMOS-транзисторах (соотношение приблизительно 2,5), кроме того, схемы PMOS нелегко взаимодействуют с низковольтной положительной логикой, такой как DTL-логика и TTL-логика (серия 7400). Однако PMOS-транзисторы относительно просты в изготовлении и поэтому были разработаны первыми — ионное загрязнение оксида затвора от травильных химикатов и других источников может очень легко помешать ( электронным ) NMOS-транзисторам отключиться, в то время как эффект в ( электронно-дырочных ) PMOS-транзисторах гораздо менее выражен. Поэтому изготовление NMOS-транзисторов должно быть во много раз чище, чем биполярная обработка, чтобы производить работающие устройства.
Ранняя работа по технологии интегральных схем (ИС) NMOS была представлена в кратком докладе IBM на ISSCC в 1969 году. Затем Hewlett-Packard начала разрабатывать технологию ИС NMOS, чтобы получить многообещающую скорость и простоту сопряжения для своего бизнеса по производству калькуляторов. [10] Том Хасвелл из HP в конечном итоге решил многие проблемы, используя более чистое сырье (особенно алюминий для межсоединений) и добавляя напряжение смещения, чтобы сделать порог затвора достаточно большим; это смещение обратного затвора оставалось де-факто стандартным решением для (в основном) натриевых загрязнителей в затворах до разработки ионной имплантации (см. ниже). Уже к 1970 году HP производила достаточно хорошие ИС nMOS и охарактеризовала их достаточно хорошо, чтобы Дэйв Мейтленд смог написать статью о nMOS в выпуске журнала Electronics за декабрь 1970 года. Однако NMOS оставались редкостью в остальной части полупроводниковой промышленности до 1973 года. [11]
Готовый к производству процесс NMOS позволил HP разработать первую в отрасли 4-кбитную микросхему ПЗУ . Motorola в конечном итоге стала вторым источником для этих продуктов и, таким образом, стала одним из первых поставщиков коммерческих полупроводников, освоивших процесс NMOS, благодаря Hewlett-Packard. Некоторое время спустя стартап Intel анонсировал 1-кбитную pMOS DRAM, названную 1102 , разработанную как индивидуальный продукт для Honeywell (попытка заменить память на магнитных сердечниках в их мэйнфреймах ). Инженеры-калькуляторы HP, которые хотели получить похожий, но более надежный продукт для калькуляторов серии 9800 , внесли свой вклад в производство микросхем из своего проекта 4-кбитной микросхемы ПЗУ, чтобы помочь улучшить надежность, рабочее напряжение и диапазон температур Intel DRAM. Эти усилия способствовали значительному улучшению Intel 1103 1-кбитной pMOS DRAM, которая была первой в мире коммерчески доступной микросхемой DRAM . Она была официально представлена в октябре 1970 года и стала первым действительно успешным продуктом Intel. [12]
Ранняя логика MOS имела один тип транзистора, который является режимом улучшения , чтобы он мог действовать как логический переключатель. Поскольку подходящие резисторы было трудно изготовить, логические вентили использовали насыщенные нагрузки; то есть, чтобы заставить один тип транзистора действовать как нагрузочный резистор, транзистор должен был быть всегда включен, привязывая его затвор к источнику питания (более отрицательная шина для логики PMOS или более положительная шина для логики NMOS ). Поскольку ток в устройстве, подключенном таким образом, идет как квадрат напряжения на нагрузке, он обеспечивает плохую скорость подтяжки относительно его энергопотребления при понижении. Резистор (с током, просто пропорциональным напряжению) был бы лучше, а источник тока (с фиксированным током, независимым от напряжения) еще лучше. Устройство в режиме истощения с затвором, привязанным к противоположной шине питания, является гораздо лучшей нагрузкой, чем устройство в режиме улучшения, действуя где-то между резистором и источником тока.
Первые схемы обедненной нагрузки NMOS были разработаны и изготовлены производителем DRAM Mostek , который сделал транзисторы обедненного режима доступными для разработки оригинального Zilog Z80 в 1975–76 годах. [13] Mostek имел оборудование для ионной имплантации, необходимое для создания профиля легирования более точного, чем это возможно с помощью диффузионных методов, так что пороговое напряжение транзисторов нагрузки можно было надежно регулировать. В Intel обедненная нагрузка была введена в 1974 году Федерико Фаггином, бывшим инженером Fairchild, а позже основателем Zilog . Обедненная нагрузка была впервые использована для модернизации одного из самых важных продуктов Intel в то время, +5 В только 1 Кбит NMOS SRAM под названием 2102 (использующего более 6000 транзисторов [14] ). Результатом этой модернизации стал значительно более быстрый 2102A , в котором самые производительные версии чипа имели время доступа менее 100 нс, впервые приблизив скорость памяти MOS к скорости биполярной оперативной памяти. [15]
Процессы истощения-загрузки NMOS также использовались несколькими другими производителями для производства множества воплощений популярных 8-битных, 16-битных и 32-битных ЦП. Подобно ранним конструкциям ЦП PMOS и NMOS, использующим MOSFET в режиме улучшения в качестве нагрузок, конструкции истощения-загрузки nMOS обычно использовали различные типы динамической логики (а не только статические вентили) или проходные транзисторы, используемые в качестве динамически тактируемых защелок . Эти методы могут значительно улучшить экономию площади, хотя влияние на скорость является сложным. Процессоры, построенные с использованием схем истощения-загрузки NMOS, включают 6800 (в более поздних версиях [16] ), 6502 , Signetics 2650 , 8085 , 6809 , 8086 , Z8000 , NS32016 и многие другие (независимо от того, включены ли нижеприведенные процессоры HMOS, как особые случаи).
Большое количество вспомогательных и периферийных ИС также были реализованы с использованием (часто статической) схемы на основе истощения нагрузки. Однако в NMOS никогда не было стандартизированных логических семейств , таких как биполярная серия 7400 и серия CMOS 4000 , хотя конструкции с несколькими производителями вторых источников часто достигали чего-то вроде статуса стандартного компонента де-факто. Одним из примеров этого является конструкция NMOS 8255 PIO , изначально задуманная как периферийный чип 8085, которая использовалась во встроенных системах Z80 и x86 и во многих других контекстах в течение нескольких десятилетий. Современные версии с низким энергопотреблением доступны в виде реализаций CMOS или BiCMOS, аналогичных серии 7400.
Собственный процесс Intel с истощением и нагрузкой NMOS был известен как HMOS ( High density, short channel MOS) . Первая версия была представлена в конце 1976 года и сначала использовалась для их статической оперативной памяти [17] , вскоре она стала использоваться для более быстрых и/или менее энергоемких версий 8085, 8086 и других чипов.
HMOS продолжали совершенствовать и прошли через четыре различных поколения. По данным Intel, HMOS II (1979) обеспечивал вдвое большую плотность и вчетверо большую скорость/мощность по сравнению с другими типичными современными процессами истощения-загрузки NMOS. [18] Эта версия была широко лицензирована третьими сторонами, включая (среди прочих) Motorola , которая использовала ее для своего Motorola 68000 , и Commodore Semiconductor Group , которая использовала ее для своего MOS Technology 8502 die-shrunk MOS 6502 .
Первоначальный процесс HMOS, позже названный HMOS I, имел длину канала 3 микрона, которая была уменьшена до 2 для HMOS II и 1,5 для HMOS III. К тому времени, когда HMOS III был представлен в 1982 году, Intel начала переход на свой процесс CHMOS , процесс CMOS, использующий элементы дизайна линий HMOS. Была выпущена одна последняя версия системы, HMOS-IV. Значительным преимуществом линии HMOS было то, что каждое поколение было намеренно разработано так, чтобы позволить существующим макетам сокращаться без серьезных изменений. Были введены различные методы, чтобы гарантировать, что системы работают при изменении макета. [19] [20]
HMOS, HMOS II, HMOS III и HMOS IV использовались вместе для многих различных типов процессоров; 8085 , 8048 , 8051 , 8086 , 80186 , 80286 и многих других, а также для нескольких поколений одной и той же базовой конструкции, см. технические описания .
В середине 1980-х годов более быстрые варианты CMOS, использующие похожую технологию процесса HMOS, такие как CHMOS I, II, III, IV компании Intel и т. д., начали вытеснять n-канальный HMOS для таких приложений, как Intel 80386 и некоторые микроконтроллеры . Несколько лет спустя, в конце 1980-х годов, BiCMOS был представлен для высокопроизводительных микропроцессоров, а также для высокоскоростных аналоговых схем . Сегодня большинство цифровых схем, включая вездесущую серию 7400 , производятся с использованием различных процессов CMOS с использованием ряда различных топологий. Это означает, что для повышения скорости и экономии площади кристалла (транзисторы и проводка) высокоскоростные конструкции CMOS часто используют другие элементы, а не только комплементарные статические вентили и передаточные вентили типичных медленных маломощных схем CMOS ( единственный тип CMOS в 1960-х и 1970-х годах). Эти методы используют значительное количество динамических схем для построения более крупных строительных блоков на кристалле, таких как защелки, декодеры, мультиплексоры и т. д., и произошли от различных динамических методологий, разработанных для схем NMOS и PMOS в 1970-х годах.
По сравнению со статическими КМОП, все варианты NMOS (и PMOS) относительно прожорливы в устойчивом состоянии. Это связано с тем, что они полагаются на транзисторы нагрузки, работающие как резисторы , где ток покоя определяет максимально возможную нагрузку на выходе, а также скорость затвора (т. е. при других постоянных факторах). Это контрастирует с характеристиками энергопотребления статических схем КМОП, которые обусловлены только переходным потреблением мощности, когда состояние выхода изменяется, и p- и n-транзисторы, таким образом, кратковременно проводят одновременно. Однако это упрощенный взгляд, и более полная картина должна также включать тот факт, что даже чисто статические схемы КМОП имеют значительную утечку в современных крошечных геометриях, а также тот факт, что современные микросхемы КМОП часто содержат динамическую и/или домино-логику с определенным количеством псевдо-nMOS- схем. [21]
Процессы истощения-загрузки отличаются от своих предшественников тем, как источник напряжения Vdd , представляющий 1 , подключается к каждому затвору. В обеих технологиях каждый затвор содержит один NMOS-транзистор, который постоянно включен и подключен к Vdd. Когда транзисторы, подключенные к 0, выключаются, этот подтягивающий транзистор определяет выход как 1 по умолчанию. В стандартном NMOS-транзисторе подтягивающий транзистор — это тот же тип транзистора, который используется для логических переключателей. Когда выходное напряжение приближается к значению, меньшему, чем Vdd , он постепенно отключается. Это замедляет переход от 0 к 1 , что приводит к более медленной схеме. Процессы истощения-загрузки заменяют этот транзистор на NMOS-транзистор в режиме истощения при постоянном смещении затвора, при этом затвор напрямую связан с источником. Этот альтернативный тип транзистора действует как источник тока, пока выход не приблизится к 1 , а затем действует как резистор. Результатом является более быстрый переход от 0 к 1 .
Схемы с истощением нагрузки потребляют меньше энергии, чем схемы с улучшением нагрузки на той же скорости. В обоих случаях соединение с 1 всегда активно, даже когда соединение с 0 также активно. Это приводит к высокому статическому потреблению энергии. Количество потерь зависит от силы или физического размера подтягивающего резистора. Оба транзистора с насыщенной нагрузкой (в режиме улучшения) и подтягивающие транзисторы в режиме истощения потребляют наибольшую мощность, когда выход стабилен при 0 , поэтому эта потеря значительна. Поскольку сила транзистора в режиме истощения падает меньше при приближении к 1 , они могут достигать 1 быстрее, несмотря на более медленный старт, т. е. проводя меньший ток в начале перехода и в устойчивом состоянии.