ARM (стилизованное в нижнем регистре как «arm» , ранее аббревиатура от Advanced RISC Machines и первоначально Acorn RISC Machine ) — это семейство архитектур набора команд RISC (ISA) для компьютерных процессоров . Arm Ltd. разрабатывает ISA и лицензирует их другим компаниям, которые создают физические устройства, использующие этот набор команд. Он также разрабатывает и лицензирует ядра , реализующие эти ISA.
Благодаря низкой стоимости, низкому энергопотреблению и низкому выделению тепла процессоры ARM полезны для легких портативных устройств с батарейным питанием, включая смартфоны , ноутбуки и планшетные компьютеры , а также встраиваемых систем . [3] [4] [5] Однако процессоры ARM также используются для настольных компьютеров и серверов , включая самый быстрый в мире суперкомпьютер ( Fugaku ) с 2020 [6] по 2022 год. Было произведено более 230 миллиардов чипов ARM, [7] [8 ] ] [9] по состоянию на 2022 год [обновлять]ARM является наиболее широко используемым семейством архитектур набора команд. [10] [4] [11] [12] [13]
Было несколько поколений конструкции ARM. Исходный ARM1 использовал 32-битную внутреннюю структуру, но имел 26-битное адресное пространство , что ограничивало его 64 МБ основной памяти . Это ограничение было снято в серии ARMv3, которая имеет 32-битное адресное пространство, и несколько последующих поколений вплоть до ARMv7 остались 32-битными. Выпущенная в 2011 году архитектура ARMv8-A добавила поддержку 64-битного адресного пространства и 64-битной арифметики с новым 32-битным набором команд фиксированной длины. [14] Arm Ltd. также выпустила серию дополнительных наборов инструкций для различных правил; расширение «Thumb» добавляет как 32-, так и 16-битные инструкции для повышения плотности кода , а Jazelle добавила инструкции для непосредственной обработки байт-кода Java . Более поздние изменения включают добавление одновременной многопоточности (SMT) для повышения производительности и отказоустойчивости . [15]
Первой широко успешной разработкой компании Acorn Computers была BBC Micro , представленная в декабре 1981 года. Это была относительно традиционная машина, основанная на процессоре MOS Technology 6502 , но ее производительность была примерно вдвое выше, чем у конкурирующих разработок, таких как Apple II , благодаря использованию более быстрого процессора. динамическая оперативная память (DRAM). Типичная DRAM того времени работала на частоте около 2 МГц; Acorn заключила сделку с Hitachi на поставку более быстрых деталей с частотой 4 МГц. [16]
Машины той эпохи обычно разделяли память между процессором и кадровым буфером , что позволяло процессору быстро обновлять содержимое экрана без необходимости выполнять отдельный ввод/вывод (I/O). Поскольку время отображения видео является точным, видеооборудование должно было иметь приоритетный доступ к этой памяти. Из-за особенностей конструкции 6502 процессор половину времени оставлял память нетронутой. Таким образом, запустив процессор на частоте 1 МГц, видеосистема могла считывать данные во время простоев, занимая общую полосу пропускания ОЗУ в 2 МГц. В BBC Micro использование ОЗУ с частотой 4 МГц позволило использовать ту же технику, но работать с удвоенной скоростью. Это позволило ему превзойти любую аналогичную машину на рынке. [17]
1981 год стал также годом появления персонального компьютера IBM . Использование недавно представленного 16-битного процессора Intel 8088 по сравнению с 8-битным процессором 6502 обеспечило более высокую общую производительность. Его появление радикально изменило рынок настольных компьютеров: то, что в последние пять лет было в основном хобби и игровым рынком, начало превращаться в обязательный бизнес-инструмент, где более ранние 8-битные разработки просто не могли конкурировать. На рынок поступали и более новые 32-битные разработки, такие как Motorola 68000 [18] и National Semiconductor NS32016 . [19]
Компания Acorn начала обдумывать, как конкурировать на этом рынке, и выпустила новый бумажный дизайн под названием Acorn Business Computer . Они поставили перед собой цель создать машину, производительность которой в десять раз превосходит BBC Micro, но по той же цене. [20] Это превзойдет ПК по производительности и будет стоить дешевле. В то же время недавнее появление Apple Lisa принесло концепцию графического пользовательского интерфейса (GUI) более широкой аудитории и предположило, что будущее принадлежит машинам с GUI. [21] Однако Lisa стоила 9995 долларов, так как была оснащена вспомогательными чипами, большим объемом памяти и жестким диском , что тогда было очень дорого. [22]
Затем инженеры начали изучать все доступные конструкции процессоров. Их вывод о существующих 16-битных конструкциях заключался в том, что они намного дороже и по-прежнему «немного дерьмовые», [23] предлагая лишь немного более высокую производительность, чем их конструкция BBC Micro. Кроме того, для работы даже на этом уровне почти всегда требовалось большое количество вспомогательных микросхем, что увеличивало стоимость компьютера в целом. Эти системы просто не достигли бы проектной цели. [23] Они также рассматривали новые 32-битные конструкции, но они стоили еще дороже и имели те же проблемы с вспомогательными чипами. [24] По словам Софи Уилсон , все протестированные в то время процессоры работали примерно одинаково, с пропускной способностью около 4 Мбит/с. [25] [а]
Два ключевых события привели Acorn на путь к ARM. Одним из них была публикация серии отчетов Калифорнийского университета в Беркли , в которых предполагалось, что простая конструкция чипа, тем не менее, может иметь чрезвычайно высокую производительность, намного превышающую последние 32-битные конструкции, представленные на рынке. [26] Вторым был визит Стива Фербера и Софи Уилсон в Western Design Center , компанию, управляемую Биллом Меншем и его сестрой, которая стала логическим преемником команды MOS и предлагала новые версии, такие как WDC 65C02 . Команда Acorn видела, как старшеклассники создавали макеты микросхем на машинах Apple II, а это означало, что это может сделать каждый. [27] [28] Напротив, посещение другой дизайнерской фирмы, работающей над современными 32-битными процессорами, выявило команду из более чем дюжины членов, которые уже работали над версией H своего проекта, но все еще содержали ошибки. [b] Это закрепило их решение в конце 1983 года начать разработку собственного процессора — Acorn RISC Machine. [29]
Первоначальные проекты RISC Беркли в некотором смысле представляли собой системы обучения, не предназначенные специально для прямой работы. К базовым концепциям RISC с большим количеством регистров и загрузкой/сохранением ARM добавила ряд хорошо принятых конструктивных особенностей 6502. Главной из них была способность быстро обслуживать прерывания , что позволяло машинам обеспечивать разумную производительность ввода/вывода. без дополнительного внешнего оборудования. Чтобы обеспечить прерывания с такой же производительностью, как у 6502, конструкция ARM ограничила свое физическое адресное пространство до 64 МБ общего адресуемого пространства, что требует 26 бит адреса. Поскольку инструкции имели длину 4 байта (32 бита) и должны были быть выровнены по границам 4 байтов, младшие 2 бита адреса инструкции всегда были равны нулю. Это означало, что счетчик программ (ПК) должен был иметь только 24 бита, что позволяло хранить его вместе с восьмибитными флагами процессора в одном 32-битном регистре. Это означало, что при получении прерывания все состояние машины можно было сохранить за одну операцию, тогда как если бы ПК был полным 32-битным значением, потребовались бы отдельные операции для хранения ПК и флагов состояния. Это решение вдвое сократило накладные расходы на прерывания. [30]
Еще одним изменением, и одним из наиболее важных с точки зрения практической реальной производительности, была модификация набора команд для использования преимуществ страничного режима DRAM . Недавно представленный страничный режим позволил последующим обращениям к памяти выполняться в два раза быстрее, если они находились примерно в одном и том же месте или «странице» в чипе DRAM. Проект Беркли не учитывал страничный режим и одинаково обрабатывал всю память. В конструкции ARM были добавлены специальные векторные инструкции доступа к памяти, «S-циклы», которые можно было использовать для заполнения или сохранения нескольких регистров на одной странице в страничном режиме. Это удвоило производительность памяти, когда ее можно было использовать, и было особенно важно для производительности графики. [31]
В проектах RISC Беркли использовались окна регистров для уменьшения количества операций сохранения и восстановления регистров, выполняемых при вызовах процедур ; в конструкции ARM это не учитывалось.
Уилсон разработал набор команд, написав симуляцию процессора на BBC BASIC , который работал на BBC Micro со вторым процессором 6502 . [32] [33] Это убедило инженеров Acorn, что они на правильном пути. Уилсон обратился к генеральному директору Acorn Герману Хаузеру и запросил дополнительные ресурсы. Хаузер дал свое согласие и собрал небольшую команду для разработки реального процессора на основе ISA Уилсона. [34] Официальный проект Acorn RISC Machine стартовал в октябре 1983 года.
Acorn выбрала VLSI Technology в качестве «кремниевого партнера», поскольку они были источником ПЗУ и специальных чипов для Acorn. Компания Acorn разработала дизайн, а компания VLSI обеспечила компоновку и производство. Первые образцы кремния ARM работали правильно, когда их впервые получили и протестировали 26 апреля 1985 года. [3] Эти версии, известные как ARM1, работали на частоте 6 МГц. [35]
Первое приложение ARM было вторым процессором для BBC Micro, где оно помогло в разработке программного обеспечения для моделирования, чтобы завершить разработку вспомогательных микросхем (VIDC, IOC, MEMC), а также ускорило работу программного обеспечения САПР, используемого при разработке ARM2. Впоследствии Уилсон переписал BBC BASIC на языке ассемблера ARM . Глубокие знания, полученные при разработке набора команд, позволили сделать код очень плотным, что сделало ARM BBC BASIC чрезвычайно хорошим тестом для любого эмулятора ARM.
Результат моделирования на платах ARM1 привел к появлению в конце 1986 года конструкции ARM2, работающей на частоте 8 МГц, а в начале 1987 года - версии с увеличенной скоростью от 10 до 12 МГц. [c] Существенным изменением в базовой архитектуре стало добавление умножителя Бута , тогда как раньше умножение нужно было выполнять программно. [37] Кроме того, новый режим запроса быстрого прерывания, сокращенно FIQ, позволял заменять регистры с 8 по 14 как часть самого прерывания. Это означало, что запросам FIQ не нужно было сохранять свои регистры, что еще больше ускоряло прерывания. [38]
Согласно тесту Dhrystone , производительность ARM2 примерно в семь раз превышала производительность типичной системы на базе процессора 68000 с частотой 7 МГц, такой как Amiga или Macintosh SE . Он был в два раза быстрее, чем Intel 80386, работавший на частоте 16 МГц, и примерно с той же скоростью, что и многопроцессорный суперминикомпьютер VAX-11/784 . Единственными системами, которые превзошли его, были рабочие станции на базе RISC Sun SPARC и MIPS R2000 . [39] Кроме того, поскольку ЦП был разработан для высокоскоростного ввода-вывода, в нем не было многих вспомогательных микросхем, которые можно увидеть в этих машинах; в частности, в нем отсутствовал какой-либо выделенный контроллер прямого доступа к памяти (DMA), который часто можно было найти на рабочих станциях. Графическая система также была упрощена на основе того же набора основных предположений о памяти и времени. Результатом стала значительно упрощенная конструкция, предлагающая производительность на уровне дорогих рабочих станций, но по цене, аналогичной современным настольным компьютерам. [39]
ARM2 имел 32-битную шину данных , 26-битное адресное пространство и 27 32-битных регистров , 16 из которых доступны в любой момент времени (включая ПК ). [40] В ARM2 количество транзисторов составляло всего 30 000, [41] по сравнению с шестилетней старшей моделью Motorola 68 000, где их было около 68 000. Во многом эта простота объясняется отсутствием микрокода , который составляет от четверти до одной трети транзисторов 68000, а также отсутствием (как и у большинства процессоров того времени) кэша . Эта простота позволила ARM2 иметь низкое энергопотребление и более простую тепловую упаковку за счет меньшего количества активных транзисторов, но при этом предлагать лучшую производительность, чем современная IBM PS/2 Model 50 1987 года , которая первоначально использовала Intel 80286 и предлагала 1,8 MIPS @. 10 МГц, а позже, в 1987 году, 2 MIPS PS/2 70 с процессором Intel 386 DX @ 16 МГц. [42] [43]
Преемник ARM3 был выпущен с кэшем объемом 4 КБ, что еще больше повысило производительность. [44] В ARM6 адресная шина была расширена до 32 бит, но программный код по-прежнему должен был находиться в пределах первых 64 МБ памяти в 26-битном режиме совместимости из-за зарезервированных битов для флагов состояния. [45]
В конце 1980-х годов Apple Computer и VLSI Technology начали работать с Acorn над новыми версиями ядра ARM. В 1990 году Acorn выделила команду дизайнеров в новую компанию под названием Advanced RISC Machines Ltd., [46] [47] [48] , которая стала ARM Ltd., когда ее материнская компания Arm Holdings plc разместила акции на Лондонской фондовой бирже и Nasdaq в 1998 году. [49] Новая разработка Apple-ARM в конечном итоге превратилась в ARM6, впервые выпущенный в начале 1992 года. Apple использовала ARM610 на базе ARM6 в качестве основы для своего КПК Apple Newton .
В 1994 году Acorn использовала ARM610 в качестве основного центрального процессора (ЦП) в своих компьютерах RiscPC . DEC лицензировала архитектуру ARMv4 и выпустила StrongARM . [50] При частоте 233 МГц этот процессор потреблял всего один ватт (более новые версии потребляют гораздо меньше). Позже эта работа была передана Intel в рамках урегулирования иска, и Intel воспользовалась возможностью дополнить свою линейку i960 StrongARM. Позже Intel разработала собственную высокопроизводительную реализацию под названием XScale, которую с тех пор продала компании Marvell . Количество транзисторов ядра ARM на протяжении всех этих изменений оставалось практически неизменным; В ARM2 было 30 000 транзисторов, [51] тогда как в ARM6 их число выросло только до 35 000. [52]
В 2005 году около 98% всех проданных мобильных телефонов использовали хотя бы один процессор ARM. [53] В 2010 году производители чипов на базе ARM -архитектуры сообщили о поставках 6,1 миллиарда процессоров на базе ARM , что составляет 95% смартфонов , 35% цифровых телевизоров и телеприставок и 10% мобильных компьютеров . В 2011 году 32-битная архитектура ARM была наиболее широко используемой архитектурой в мобильных устройствах и самой популярной 32-битной архитектурой во встроенных системах. [54] В 2013 году было произведено 10 миллиардов [55] и «чипы на базе ARM встречаются почти в 60 процентах мобильных устройств в мире». [56]
Основным бизнесом Arm Ltd. является продажа IP-ядер , которые лицензиаты используют для создания микроконтроллеров (MCU), процессоров и систем на кристаллах на основе этих ядер. Производитель оригинальной конструкции объединяет ядро ARM с другими деталями для создания законченного устройства, которое, как правило, может быть построено на существующих заводах по производству полупроводников (фабрик) с низкими затратами и при этом обеспечивать существенную производительность. Наиболее успешной реализацией стал ARM7TDMI, проданный сотнями миллионов экземпляров. Atmel была центром разработки предшественников встраиваемой системы на базе ARM7TDMI.
Архитектуры ARM, используемые в смартфонах, КПК и других мобильных устройствах, варьируются от ARMv5 до ARMv8-A .
В 2009 году некоторые производители представили нетбуки на базе процессоров с архитектурой ARM, составив прямую конкуренцию нетбукам на базе Intel Atom . [57]
Arm Ltd. предлагает различные условия лицензирования, различающиеся по стоимости и результатам. Arm Ltd. предоставляет всем лицензиатам интегрируемое описание аппаратного обеспечения ядра ARM, а также полный набор инструментов для разработки программного обеспечения ( компилятор , отладчик , комплект для разработки программного обеспечения ), а также право продавать изготовленные микросхемы , содержащие процессор ARM.
Пакеты SoC, объединяющие основные разработки ARM, включают первые три поколения Nvidia Tegra, семейство Quatro от CSR plc, Nova и NovaThor от ST-Ericsson, микроконтроллер Precision32 от Silicon Labs, продукты OMAP от Texas Instruments , продукты Hummingbird и Exynos от Samsung , Apple A4 , A5 и A5X , а также i.MX от NXP .
Лицензиаты Fabless , желающие интегрировать ядро ARM в свою собственную конструкцию чипа, обычно заинтересованы только в приобретении готового к производству проверенного полупроводникового ядра интеллектуальной собственности . Для этих клиентов компания Arm Ltd. предоставляет описание списка цепей выбранного ядра ARM, а также абстрактную имитационную модель и тестовые программы для облегчения интеграции и проверки конструкции. Более амбициозные клиенты, в том числе производители интегрированных устройств (IDM) и литейные операторы, предпочитают приобретать IP-адрес процессора в синтезируемой форме RTL ( Verilog ). Благодаря синтезируемому RTL заказчик имеет возможность выполнять оптимизацию и расширение на уровне архитектуры. Это позволяет разработчику достигать экзотических целей проектирования, которые иначе невозможны с помощью немодифицированного списка соединений ( высокая тактовая частота , очень низкое энергопотребление, расширение набора команд и т. д.). Хотя компания Arm Ltd. не предоставляет лицензиату право перепродавать саму архитектуру ARM, лицензиаты могут свободно продавать произведенную продукцию, такую как микросхемы, оценочные платы и комплексные системы. Торговые литейные заводы могут быть особым случаем; Им не только разрешено продавать готовый кремний, содержащий ядра ARM, но и, как правило, они имеют право повторно производить ядра ARM для других клиентов.
Arm Ltd. оценивает свою интеллектуальную собственность на основе воспринимаемой ценности. Ядра ARM с более низкой производительностью обычно требуют более низкой стоимости лицензии, чем ядра с более высокой производительностью. С точки зрения реализации, синтезируемое ядро стоит дороже, чем ядро жесткого макроса (черного ящика). Вопрос цен усложняется тем, что литейное предприятие, имеющее лицензию ARM, такое как Samsung или Fujitsu, может предложить потрясающим клиентам снижение затрат на лицензирование. В обмен на приобретение ядра ARM через собственные службы проектирования литейного завода клиент может уменьшить или исключить оплату авансового лицензионного сбора ARM.
По сравнению со специализированными заводами по производству полупроводников (такими как TSMC и UMC ), не имеющими собственных услуг по проектированию, Fujitsu/Samsung берут в два-три раза больше за изготовленную пластину . [ нужна цитата ] Для приложений с низким и средним объемом работы литейный завод по проектированию предлагает более низкие общие цены (за счет субсидирования лицензионного сбора). Для крупносерийного массового производства деталей долгосрочное снижение затрат, достижимое за счет снижения цен на пластины, снижает влияние затрат ARM на NRE ( единичное проектирование ), что делает специализированный литейный завод лучшим выбором.
В число компаний, разработавших чипы с ядрами, разработанными Arm, входят дочерняя компания Amazon.com Annapurna Labs , [58] Analog Devices , Apple , AppliedMicro (сейчас: MACOM Technology Solutions [59] ), Atmel , Broadcom , Cavium , Cypress Semiconductor , Freescale . Semiconductor (теперь NXP Semiconductors ), Huawei , Intel , [ сомнительно ] Maxim Integrated , Nvidia , NXP , Qualcomm , Renesas , Samsung Electronics , ST Microelectronics , Texas Instruments и Xilinx .
В феврале 2016 года ARM объявила о лицензии «Built on ARM Cortex Technology», которую часто сокращают до лицензии «Built on Cortex» (BoC). Эта лицензия позволяет компаниям сотрудничать с ARM и вносить изменения в конструкции ARM Cortex. Эти изменения конструкции не будут переданы другим компаниям. Эти полузаказные конструкции ядра также имеют свободу бренда, например Kryo 280 .
В число компаний, которые в настоящее время являются лицензиатами технологии Building on ARM Cortex, входит Qualcomm . [60]
Компании также могут получить архитектурную лицензию ARM для разработки собственных ядер ЦП с использованием наборов инструкций ARM. Эти ядра должны полностью соответствовать архитектуре ARM. В число компаний, разработавших ядра, реализующие архитектуру ARM, входят Apple, AppliedMicro (сейчас: Ampere Computing ), Broadcom, Cavium (сейчас: Marvell), Digital Equipment Corporation , Intel, Nvidia, Qualcomm, Samsung Electronics, Fujitsu и NUVIA Inc. ( приобретена Qualcomm в 2021 году).
16 июля 2019 года ARM объявила о гибком доступе ARM. ARM Flexible Access обеспечивает неограниченный доступ к включенной интеллектуальной собственности (IP) ARM для разработки. Лицензионные сборы за каждый продукт взимаются после того, как клиент приступает к созданию литейного производства или прототипированию. [61] [62]
75% последних IP-адресов ARM за последние два года включены в ARM Flexible Access. По состоянию на октябрь 2019 года:
Arm предоставляет список поставщиков, которые реализуют ядра ARM в своих разработках (стандартные продукты для конкретных приложений (ASSP), микропроцессоры и микроконтроллеры). [98]
Ядра ARM используются во многих продуктах, особенно в КПК и смартфонах . Некоторыми примерами вычислений являются устройства Microsoft Surface , Surface 2 и Pocket PC первого поколения (после 2002 года ), iPad от Apple и планшетные компьютеры Eee Pad Transformer от Asus , а также несколько ноутбуков Chromebook . Другие включают смартфоны Apple iPhone и портативные медиаплееры iPod , цифровые камеры Canon PowerShot , гибрид Nintendo Switch , процессор безопасности Wii и портативные игровые консоли 3DS , а также системы пошаговой навигации TomTom .
В 2005 году Арм принял участие в разработке компьютера SpiNNaker Манчестерского университета , который использовал ядра ARM для моделирования человеческого мозга . [99]
Чипы ARM также используются в Raspberry Pi , BeagleBoard , BeagleBone , PandaBoard и других одноплатных компьютерах , поскольку они очень маленькие, недорогие и потребляют очень мало энергии.
32-битная архитектура ARM ( ARM32 ), такая как Armv7-A (реализующая AArch32; дополнительную информацию см. в разделе Armv8-A), была наиболее широко используемой архитектурой в мобильных устройствах по состоянию на 2011 год [обновлять]. [54]
С 1995 года различные версии Справочного руководства по архитектуре ARM (см. § Внешние ссылки) являются основным источником документации по архитектуре процессора ARM и набору команд, отличая интерфейсы, которые должны поддерживать все процессоры ARM (например, семантику инструкций), от детали реализации, которые могут различаться. Архитектура со временем развивалась, и седьмая версия архитектуры, ARMv7, определяет три «профиля» архитектуры:
Хотя профили архитектуры были впервые определены для ARMv7, впоследствии ARM определила архитектуру ARMv6-M (используемую Cortex M0 / M0+ / M1 ) как подмножество профиля ARMv7-M с меньшим количеством инструкций.
За исключением M-профиля, 32-битная архитектура ARM определяет несколько режимов ЦП в зависимости от реализованных функций архитектуры. В любой момент времени ЦП может находиться только в одном режиме, но переключать режимы он может вследствие внешних событий (прерывания) или программно. [100]
Первоначальная (и последующая) реализация ARM была аппаратно реализована без микрокода , как и гораздо более простой 8-битный процессор 6502 , использовавшийся в предыдущих микрокомпьютерах Acorn.
32-битная архитектура ARM (и по большей части 64-битная архитектура) включает в себя следующие функции RISC:
Чтобы компенсировать более простую конструкцию по сравнению с процессорами типа Intel 80286 и Motorola 68020 , были использованы некоторые дополнительные конструктивные особенности:
ARM включает в себя арифметические операции с целыми числами: сложение, вычитание и умножение; некоторые версии архитектуры также поддерживают операции деления.
ARM поддерживает умножение 32 × 32 бита с 32-битным или 64-битным результатом, хотя ядра Cortex-M0/M0+/M1 не поддерживают 64-битные результаты. [105] Некоторые ядра ARM также поддерживают умножения 16 × 16 бит и 32 × 16 бит.
Инструкции деления включены только в следующие архитектуры ARM:
Регистры от R0 до R7 одинаковы во всех режимах ЦП; они никогда не вносятся в банк.
Регистры с R8 по R12 одинаковы во всех режимах ЦП, кроме режима FIQ. Режим FIQ имеет свои собственные регистры от R8 до R12.
R13 и R14 объединены во все привилегированные режимы ЦП, кроме системного режима. То есть каждый режим, в который можно войти из-за исключения, имеет свои R13 и R14. Эти регистры обычно содержат указатель стека и адрес возврата из вызовов функций соответственно.
Псевдонимы:
Регистр текущего состояния программы (CPSR) имеет следующие 32 бита. [108]
Почти каждая инструкция ARM имеет функцию условного выполнения, называемую предикатом , которая реализуется с помощью 4-битного селектора кода условия (предиката). Чтобы обеспечить безусловное выполнение, один из четырехбитных кодов заставляет команду выполняться всегда. Большинство других архитектур ЦП имеют только коды условий в инструкциях ветвления. [109]
Хотя предикат занимает четыре из 32 битов в коде инструкции и, таким образом, значительно сокращает количество битов кодирования, доступных для смещения в инструкциях доступа к памяти, он избегает инструкций ветвления при генерации кода для небольших ifоператоров . Помимо устранения самих инструкций ветвления, это сохраняет конвейер выборки/декодирования/выполнения за счет всего лишь одного цикла на каждую пропущенную инструкцию.
Алгоритм, который представляет собой хороший пример условного выполнения, — это основанный на вычитании алгоритм Евклида для вычисления наибольшего общего делителя . На языке программирования C алгоритм можно записать так:
int gcd ( int a , int b ) { while ( a != b ) // Мы входим в цикл, когда a < b или a > b, но не когда a == b if ( a > b ) // Когда a > б мы делаем это a -= b ; else // Когда a < b, мы делаем это (нет необходимости в «if (a < b)», поскольку a != b проверяется в условии while) b -= a ; вернуть ; _ } Тот же алгоритм можно переписать так, чтобы он был ближе к целевым инструкциям ARM :
цикл : // Сравниваем a и b GT = a > b ; ЛТ знак равно а < б ; СВ = а != б ; // Выполнение операций на основе результатов флага if ( GT ) a -= b ; // Вычитаем *только*, если больше, чем if ( LT ) b -= a ; // Вычитаем *только* если меньше, чем if ( NE ) goto Loop ; // Цикл *только*, если сравниваемые значения не равны return a ; и закодирован на языке ассемблера как:
; назначьте a регистру r0, b - циклу r1: CMP r0 , r1 ; установить условие «NE» if (a ≠ b), ; "GT" если (a > b), ; или «LT», если (a < b) SUBGT r0 , r0 , r1 ; если «GT» (Больше чем), то a = a − b SUBLT r1 , r1 , r0 ; если «LT» (меньше чем), то b = b — цикл BNE ; если «NE» (не равно), то цикл B lr ; возвращаться что позволяет избежать ветвей вокруг предложений thenи else. Если r0и r1равны, то ни одна из SUBинструкций не будет выполнена, что устраняет необходимость в условном переходе для реализации проверки whileв верхней части цикла, например, SUBLEбыло ли использовано (меньше или равно).
Одним из способов, с помощью которого код Thumb обеспечивает более плотное кодирование, является удаление четырехбитного селектора из инструкций, не связанных с ветвлением.
Еще одной особенностью набора команд является возможность свертывания сдвигов и поворотов в инструкции обработки данных (арифметические, логические и перемещение регистр-регистр), так что, например, оператор на языке C :
а += ( j << 2 ); может быть отображено как однословная инструкция за один цикл: [110]
ДОБАВИТЬ Ра , Ра , Rj , LSL #2 В результате типичная программа ARM оказывается более плотной, чем ожидалось, с меньшим количеством обращений к памяти; таким образом трубопровод используется более эффективно.
Процессор ARM также имеет функции, редко встречающиеся в других RISC-архитектурах, такие как адресация относительно ПК (действительно, в 32-битном [1] ARM ПК является одним из его 16 регистров) и режимы адресации до и после приращения.
Набор инструкций ARM со временем увеличился. Например, некоторые ранние процессоры ARM (до ARM7TDMI) не имеют инструкции для хранения двухбайтовой величины.
ARM7 и более ранние реализации имеют трехэтапный конвейер ; этапы выборки, декодирования и выполнения. Конструкции с более высокой производительностью, такие как ARM9, имеют более глубокие конвейеры: Cortex-A8 имеет тринадцать этапов. Дополнительные изменения реализации для повышения производительности включают более быстрый сумматор и более обширную логику прогнозирования ветвей . Например, разница между ядрами ARM7DI и ARM7DMI заключалась в улучшенном множителе; отсюда и добавленная буква «М».
Архитектура ARM (до Armv8) обеспечивает неинтрузивный способ расширения набора команд с помощью «сопроцессоров», к которым можно обращаться с помощью MCR, MRC, MRRC, MCRR и подобных инструкций. Пространство сопроцессора логически разделено на 16 сопроцессоров с номерами от 0 до 15, причем сопроцессор 15 (cp15) зарезервирован для некоторых типичных функций управления, таких как управление кэшами и операциями MMU на процессорах, у которых он есть.
В машинах на базе ARM периферийные устройства обычно подключаются к процессору путем сопоставления их физических регистров с пространством памяти ARM, с пространством сопроцессора или путем подключения к другому устройству (шине), которое, в свою очередь, подключается к процессору. Доступ к сопроцессору имеет меньшую задержку, поэтому некоторые периферийные устройства — например, контроллер прерываний XScale — доступны обоими способами: через память и через сопроцессоры.
В других случаях разработчики микросхем интегрируют аппаратное обеспечение только с помощью механизма сопроцессора. Например, механизм обработки изображений может представлять собой небольшое ядро ARM7TDMI в сочетании с сопроцессором, имеющим специализированные операции для поддержки определенного набора примитивов транскодирования HDTV.
Все современные процессоры ARM включают средства аппаратной отладки, позволяющие отладчикам программного обеспечения выполнять такие операции, как остановка, пошаговое выполнение и точка останова кода, начиная с сброса. Эти средства построены с использованием поддержки JTAG , хотя некоторые новые ядра дополнительно поддерживают собственный двухпроводный протокол ARM «SWD». В ядрах ARM7TDMI буква «D» обозначала поддержку отладки JTAG, а «I» обозначала наличие модуля отладки «EmbeddedICE». Для поколений ядер ARM7 и ARM9 EmbeddedICE поверх JTAG был де-факто стандартом отладки, хотя и не гарантированным с архитектурной точки зрения.
Архитектура ARMv7 определяет базовые средства отладки на архитектурном уровне. К ним относятся точки останова, точки наблюдения и выполнение инструкций в «режиме отладки»; аналогичные возможности были также доступны во EmbeddedICE. Поддерживается отладка как в режиме «остановки», так и в режиме «мониторинга». Фактический транспортный механизм, используемый для доступа к средствам отладки, архитектурно не определен, но реализации обычно включают поддержку JTAG.
Существует отдельная архитектура отладки ARM «CoreSight», которая архитектурно не требуется для процессоров ARMv7.
Порт доступа к отладке (DAP) — это реализация интерфейса отладки ARM. [111] Существует две различные поддерживаемые реализации: последовательный порт отладки JTAG (SWJ-DP) и последовательный порт отладки проводов (SW-DP). [112] CMSIS-DAP — это стандартный интерфейс, который описывает, как различное программное обеспечение для отладки на главном ПК может взаимодействовать через USB с микропрограммным обеспечением, работающим на аппаратном отладчике, который, в свою очередь, обменивается данными через SWD или JTAG с процессором ARM Cortex с поддержкой CoreSight. [113] [114] [115]
Для улучшения архитектуры ARM для цифровой обработки сигналов и мультимедийных приложений в набор были добавлены инструкции DSP. [116] Они обозначаются буквой «E» в названии архитектур ARMv5TE и ARMv5TEJ. E-варианты также подразумевают T, D, M и I.
Новые инструкции распространены в архитектурах процессоров цифровых сигналов (DSP). Они включают в себя вариации знакового умножения-накопления , насыщенного сложения и вычитания , а также подсчета ведущих нулей .
Представленный в архитектуре ARMv6, он был предшественником Advanced SIMD, также называемого Neon. [117]
Jazelle DBX (Direct Bytecode eXecution) — это метод, который позволяет выполнять байт-код Java непосредственно в архитектуре ARM в качестве третьего состояния выполнения (и набора команд) наряду с существующими режимами ARM и Thumb. Поддержка этого состояния обозначается буквой «J» в архитектуре ARMv5TEJ, а также в именах ядер ARM9EJ-S и ARM7EJ-S. Поддержка этого состояния требуется начиная с ARMv6 (за исключением профиля ARMv7-M), хотя новые ядра включают только тривиальную реализацию, не обеспечивающую аппаратное ускорение.
Чтобы улучшить плотность компилируемого кода, процессоры, начиная с ARM7TDMI (выпущенного в 1994 году [118] ), использовали набор команд Thumb , которые имеют собственное состояние. (Знак «T» в «TDMI» указывает на функцию Thumb.) В этом состоянии процессор выполняет набор инструкций Thumb, компактную 16-битную кодировку для подмножества набора команд ARM. [119] Большинство инструкций Thumb напрямую сопоставлены с обычными инструкциями ARM. Экономия места достигается за счет неявного выполнения некоторых операндов инструкций и ограничения количества возможностей по сравнению с инструкциями ARM, выполняемыми в состоянии набора команд ARM.
В Thumb 16-битные коды операций имеют меньшую функциональность. Например, условными могут быть только переходы, а многие коды операций ограничены доступом только к половине всех регистров общего назначения ЦП. Более короткие коды операций в целом улучшают плотность кода, хотя некоторые операции требуют дополнительных инструкций. В ситуациях, когда ширина порта памяти или шины ограничена менее 32 битами, более короткие коды операций Thumb обеспечивают повышенную производительность по сравнению с 32-битным кодом ARM, поскольку в процессор может потребоваться загружать меньше программного кода из-за ограниченной полосы пропускания памяти.
В отличие от процессорных архитектур с инструкциями переменной длины (16- или 32-битных), таких как Cray-1 и Hitachi SuperH , наборы инструкций ARM и Thumb существуют независимо друг от друга. Встроенное оборудование, такое как Game Boy Advance , обычно имеет небольшой объем оперативной памяти, доступной с полным 32-битным каналом передачи данных; доступ к большинству осуществляется через 16-битный или более узкий вторичный канал данных. В этой ситуации обычно имеет смысл скомпилировать код Thumb и вручную оптимизировать несколько наиболее ресурсоемких разделов с использованием полных 32-битных инструкций ARM, помещая эти более широкие инструкции в память, доступную 32-битной шине.
Первым процессором с декодером инструкций Thumb был ARM7TDMI. Все процессоры, поддерживающие 32-битные наборы инструкций, начиная с ARM9 и включая XScale, имеют декодер инструкций Thumb. Он включает в себя инструкции, заимствованные из Hitachi SuperH (1992), лицензированного ARM. [120] Самые маленькие семейства процессоров ARM (Cortex M0 и M1) реализуют только 16-битный набор инструкций Thumb для максимальной производительности в самых дешевых приложениях. Процессоры ARM, которые не поддерживают 32-битную адресацию, также не используют Thumb.
Технология Thumb-2 была представлена в ядре ARM1156 , анонсированном в 2003 году. Thumb-2 расширяет ограниченный 16-битный набор команд Thumb дополнительными 32-битными инструкциями, чтобы сделать набор команд более широким, создавая таким образом набор команд переменной длины. . Заявленная цель Thumb-2 заключалась в достижении плотности кода, аналогичной Thumb, с производительностью, аналогичной набору инструкций ARM в 32-битной памяти.
Thumb-2 расширяет набор команд Thumb манипуляциями с битовыми полями, ветвями таблиц и условным выполнением. В то же время набор инструкций ARM был расширен для обеспечения эквивалентной функциональности в обоих наборах инструкций. Новый «Унифицированный язык ассемблера» (UAL) поддерживает генерацию инструкций Thumb или ARM из одного и того же исходного кода; версии Thumb, используемые на процессорах ARMv7, по сути, обладают такими же возможностями, как и код ARM (включая возможность писать обработчики прерываний). Это требует некоторой осторожности и использования новой инструкции «IT» (если-то), которая позволяет выполнять до четырех последовательных инструкций на основе проверяемого условия или его обратного. При компиляции в код ARM это игнорируется, но при компиляции в Thumb генерируется реальная инструкция. Например:
; if (r0 == r1) CMP r0 , r1 ITE EQ ; ARM: нет кода... Большой палец: IT-инструкция ; тогда г0 = г2; МОВЕК r0 , r2 ; ARM: условно; Thumb: условие через ITE 'T' (затем) ; иначе г0 = г3; ДВИЖЕНИЕ r0 , r3 ; ARM: условно; Thumb: состояние через ITE 'E' (иначе) ; Напомним, что инструкция Thumb MOV не имеет битов для кодирования «EQ» или «NE». Все чипы ARMv7 поддерживают набор инструкций Thumb. Все чипы серии Cortex-A, поддерживающие ARMv7, все серии Cortex-R и все серии ARM11 поддерживают как «состояние набора команд ARM», так и «состояние набора команд Thumb», тогда как чипы серии Cortex -M поддерживают только Thumb. Набор инструкций. [121] [122] [123]
ThumbEE (ошибочно называемый Thumb-2EE в некоторой документации ARM), который продавался как Jazelle RCT [124] (Runtime Compilation Target), был анонсирован в 2005 году и устарел в 2011 году. Впервые он появился в процессоре Cortex-A8 . ThumbEE — это четвертое состояние набора команд, вносящее небольшие изменения в расширенный набор команд Thumb-2. Эти изменения делают набор команд особенно подходящим для кода, генерируемого во время выполнения (например, JIT-компиляции ) в управляемых средах выполнения . ThumbEE является целевой средой для таких языков, как Java , C# , Perl и Python , и позволяет JIT-компиляторам выводить скомпилированный код меньшего размера без снижения производительности. [ нужна цитата ]
Новые функции, предоставляемые ThumbEE, включают автоматическую проверку нулевого указателя для каждой инструкции загрузки и сохранения, инструкцию для выполнения проверки границ массива и специальные инструкции, вызывающие обработчик. Кроме того, поскольку ThumbEE использует технологию Thumb-2, он обеспечивает доступ к регистрам r8–r15 (где хранится состояние виртуальной машины Java Jazelle/DBX). [125] Обработчики — это небольшие участки часто вызываемого кода, обычно используемые для реализации языков высокого уровня, например, для выделения памяти для нового объекта. Эти изменения происходят в результате перепрофилирования нескольких кодов операций и знания того, что ядро находится в новом состоянии ThumbEE.
23 ноября 2011 года Arm объявила устаревшей любое использование набора инструкций ThumbEE, [126] и Armv8 прекратил поддержку ThumbEE.
Технология VFP (Vector Floating Point) — это расширение сопроцессора с плавающей запятой (FPU) для архитектуры ARM [127] (в Armv8 реализовано по-другому — сопроцессоры там не определены). Он обеспечивает недорогие вычисления с плавающей запятой одинарной и двойной точности, полностью соответствующие стандарту ANSI/IEEE Std 754-1985 для двоичной арифметики с плавающей запятой . VFP обеспечивает вычисления с плавающей запятой, подходящие для широкого спектра приложений, таких как КПК, смартфоны, сжатие и распаковка голоса, трехмерная графика и цифровой звук, принтеры, телеприставки и автомобильные приложения. Архитектура VFP была предназначена для поддержки выполнения коротких инструкций в «векторном режиме», но они работали с каждым векторным элементом последовательно и, таким образом, не обеспечивали производительность истинного векторного параллелизма одной инструкции и нескольких данных (SIMD). Поэтому этот векторный режим был удален вскоре после его появления [128] и заменен гораздо более мощным Advanced SIMD, также называемым Neon.
Некоторые устройства, такие как ARM Cortex-A8, имеют урезанный модуль VFPLite вместо полноценного модуля VFP и требуют примерно в десять раз больше тактовых циклов на операцию с плавающей запятой. [129] Архитектура до Armv8 реализовала операции с плавающей запятой/SIMD с интерфейсом сопроцессора. Другие модули с плавающей запятой и/или SIMD, обнаруженные в процессорах на базе ARM, использующих интерфейс сопроцессора, включают FPA, FPE, iwMMXt , некоторые из которых были реализованы в программном обеспечении путем перехвата, но могли быть реализованы аппаратно. Они предоставляют некоторые из тех же функций, что и VFP, но несовместимы с ним по коду операций . FPA10 также обеспечивает повышенную точность , но правильное округление (требуемое IEEE 754) реализует только с одинарной точностью. [130]
В Debian Linux и его производных, таких как Ubuntu и Linux Mint , Armhf ( ARM hard float ) относится к архитектуре ARMv7, включая дополнительное аппаратное расширение VFP3-D16 для операций с плавающей запятой (и Thumb-2), указанное выше. Пакеты программного обеспечения и инструменты кросс-компиляции используют суффиксы Armhf и Arm/Armel для различения. [132]
Расширение Advanced SIMD (также известное как Neon или «MPE» Media Processing Engine) представляет собой комбинированный 64- и 128-битный набор команд SIMD, который обеспечивает стандартизированное ускорение для приложений обработки мультимедиа и сигналов. Neon включен во все устройства Cortex-A8, но является дополнительным в устройствах Cortex-A9. [133] Neon может выполнять декодирование аудио MP3 на процессорах, работающих на частоте 10 МГц, и может запускать речевой кодек адаптивной многоскоростной передачи (AMR) GSM на частоте 13 МГц. Он имеет обширный набор команд, отдельные файлы регистров и независимое аппаратное обеспечение. [134] Neon поддерживает 8-, 16-, 32- и 64-битные целые числа и данные одинарной точности (32-битные) с плавающей запятой, а также операции SIMD для обработки аудио и видео, а также обработки графики и игр. В Neon SIMD поддерживает до 16 операций одновременно. Аппаратное обеспечение Neon использует те же регистры с плавающей запятой, что и VFP. Такие устройства, как ARM Cortex-A8 и Cortex-A9, поддерживают 128-битные векторы, но могут выполнять 64 бита за раз, [129] тогда как более новые устройства Cortex-A15 могут выполнять 128 бит за раз. [135] [136]
Особенностью Neon в устройствах Armv7 является то, что он сбрасывает все ненормальные числа в ноль, и в результате компилятор GCC не будет его использовать, если не -funsafe-math-optimizationsвключен , позволяющий терять денормальные значения. «Расширенный» Neon определен, поскольку Armv8 не имеет этой особенности, но начиная с GCC 8.2 тот же флаг все еще требуется для включения инструкций Neon. [137] С другой стороны, GCC считает Neon безопасным для AArch64 для Armv8.
ProjectNe10 — первый проект ARM с открытым исходным кодом (с момента его создания; при этом они приобрели более старый проект, который теперь называется Mbed TLS ). Библиотека Ne10 представляет собой набор общих полезных функций, написанных на Neon и C (для совместимости). Библиотека была создана, чтобы позволить разработчикам использовать оптимизацию Neon без изучения Neon, но она также служит набором высокооптимизированных примеров встроенного и ассемблерного кода Neon для общих процедур DSP, арифметики и обработки изображений. Исходный код доступен на GitHub. [138]
Гелий — это векторное расширение M-профиля (MVE). Он добавляет более 150 скалярных и векторных инструкций. [139]
Расширения безопасности, продаваемые как технология TrustZone, входят в архитектуру профиля приложения ARMv6KZ и более поздних версий. Он обеспечивает недорогую альтернативу добавлению еще одного выделенного ядра безопасности в SoC, предоставляя два виртуальных процессора, поддерживаемых аппаратным контролем доступа. Это позволяет ядру приложения переключаться между двумя состояниями, называемыми мирами (чтобы избежать путаницы с другими названиями доменов возможностей), чтобы предотвратить утечку информации из более доверенного мира в менее доверенный мир. Этот переключатель миров обычно ортогонален всем остальным возможностям процессора, поэтому каждый мир может работать независимо от другого, используя одно и то же ядро. Затем память и периферийные устройства получают информацию об операционной среде ядра и могут использовать ее для обеспечения контроля доступа к секретам и коду на устройстве. [140]
Обычно мощная операционная система запускается в менее доверенном мире, а меньший код, специализирующийся на безопасности, — в более доверенном мире с целью уменьшить поверхность атаки . Типичные приложения включают функцию DRM для контроля использования мультимедиа на устройствах на базе ARM [141] и предотвращения любого несанкционированного использования устройства.
На практике, поскольку конкретные детали реализации проприетарных реализаций TrustZone не были публично раскрыты для ознакомления, неясно, какой уровень уверенности обеспечивается для данной модели угроз , но они не застрахованы от атак. [142] [143]
Открытая виртуализация [144] — это реализация доверенной мировой архитектуры TrustZone с открытым исходным кодом.
AMD лицензировала и включила технологию TrustZone в свою технологию Secure Processor Technology . [145] В некоторых, но не во всех продуктах APU AMD включает процессор Cortex-A5 для обеспечения безопасной обработки. [146] [147] [148] Фактически ядро Cortex-A5 TrustZone было включено в более ранние продукты AMD, но не было включено из-за ограничений по времени. [147]
Samsung Knox использует TrustZone для таких целей, как обнаружение изменений в ядре, хранение сертификатов и подтверждение ключей. [149]
Расширение безопасности, продаваемое как TrustZone для технологии Armv8-M, было представлено в архитектуре Armv8-M. Несмотря на то, что он содержит концепции, аналогичные TrustZone для Armv8-A, он имеет другой архитектурный дизайн, поскольку переключение между мирами выполняется с использованием инструкций ветвления, а не с использованием исключений. Он также поддерживает безопасную обработку чередующихся прерываний из любого мира независимо от текущего состояния безопасности. Вместе эти функции обеспечивают вызовы в безопасный мир с низкой задержкой и быструю обработку прерываний. ARM предоставляет эталонный стек безопасного мирового кода в виде доверенной прошивки для сертификатов M и PSA .
Начиная с ARMv6, архитектура ARM поддерживает защиту страниц без выполнения , которая называется XN , что означает eXecute Never . [150]
Расширение большого физического адреса (LPAE), которое увеличивает размер физического адреса с 32 до 40 бит, было добавлено в архитектуру Armv7-A в 2011 году. [151]
Размер физического адреса может быть даже больше в процессорах на базе 64-битной (Armv8-A) архитектуры. Например, в Cortex-A75 и Cortex-A65AE она составляет 44 бита. [152]
Архитектуры Armv8-R и Armv8-M , анонсированные после архитектуры Armv8-A, имеют некоторые общие функции с Armv8-A. Однако Armv8-M не включает никаких 64-битных инструкций AArch64, а Armv8-R изначально не включал никаких инструкций AArch64; эти инструкции были добавлены в Armv8-R позже.
Архитектура Armv8.1-M, анонсированная в феврале 2019 года, представляет собой усовершенствование архитектуры Armv8-M. Он приносит новые функции, в том числе:
Анонсированный в октябре 2011 года [14] Armv8-A (часто называемый ARMv8, хотя также доступен Armv8-R) представляет собой фундаментальное изменение в архитектуре ARM. Он добавляет дополнительную 64-битную архитектуру под названием «AArch64» и связанный с ней новый набор инструкций «A64». AArch64 обеспечивает совместимость в пользовательском пространстве с Armv7-A, 32-битной архитектурой, называемой в ней «AArch32», и старым 32-битным набором команд, теперь называемым «A32». Набор команд Thumb называется «T32» и не имеет 64-битного аналога. Armv8-A позволяет 32-битным приложениям выполняться в 64-битной ОС, а 32-битная ОС находится под управлением 64-битного гипервизора . [1] ARM анонсировала свои ядра Cortex-A53 и Cortex-A57 30 октября 2012 года. [74] Apple была первой, кто выпустил ядро, совместимое с Armv8-A, в потребительском продукте ( Apple A7 в iPhone 5S ). AppliedMicro , используя FPGA , первым продемонстрировал Armv8-A. [153] Первой SoC Armv8-A от Samsung является Exynos 5433, используемый в Galaxy Note 4 , который имеет два кластера из четырех ядер Cortex-A57 и Cortex-A53 в конфигурации big.LITTLE ; но он будет работать только в режиме AArch32. [154]
Как для AArch32, так и для AArch64 Armv8-A поддерживает стандарт VFPv3/v4 и расширенный SIMD (Neon). Он также добавляет инструкции криптографии, поддерживающие AES , SHA-1 / SHA-256 и арифметику с конечными полями . [155] AArch64 был представлен в Armv8-A и его последующих версиях. AArch64 не включен в 32-битные архитектуры Armv8-R и Armv8-M.
В профиль Armv8-R была добавлена дополнительная поддержка AArch64, причем первым ядром ARM, реализующим ее, стал Cortex-R82. [156] Добавляется набор инструкций A64.
В обновленной архитектуре, анонсированной в марте 2021 года, основное внимание уделяется безопасному выполнению и разделениям. [157] [158]
Arm SystemReady, ранее называвшаяся Arm ServerReady, — это программа сертификации, которая помогает внедрить стандартные готовые операционные системы и гипервизоры в системы на базе Arm, от серверов центров обработки данных до промышленных периферийных устройств и устройств Интернета вещей. Ключевыми строительными блоками программы являются спецификации минимальных требований к оборудованию и встроенному ПО, на которые могут опираться операционные системы и гипервизоры. Эти характеристики:
Эти спецификации разработаны совместно компанией Arm и ее партнерами из Консультативного комитета по системной архитектуре (SystemArchAC).
Architecture Compliance Suite (ACS) — это инструменты тестирования, которые помогают проверить соответствие этим спецификациям. Спецификация требований Arm SystemReady документирует требования сертификации.
Эту программу компания Arm представила в 2020 году на первом мероприятии DevSummit . Его предшественник Arm ServerReady был представлен в 2018 году на мероприятии Arm TechCon. В настоящее время в эту программу входят четыре группы:
Сертифицированный PSA , ранее называвшийся Архитектурой безопасности платформы, представляет собой независимую от архитектуры структуру безопасности и схему оценки. Он предназначен для обеспечения безопасности устройств Интернета вещей (IoT), построенных на процессорах «система на кристалле» (SoC). [159] Он был введен для повышения безопасности в тех случаях, когда полностью доверенная среда выполнения слишком велика или сложна. [160]
Архитектура была представлена компанией Arm в 2017 году на ежегодном мероприятии TechCon . [160] [161] Хотя схема не зависит от архитектуры, она была впервые реализована на процессорных ядрах Arm Cortex-M, предназначенных для использования в микроконтроллерах. Сертификат PSA включает в себя свободно доступные модели угроз и анализы безопасности, которые демонстрируют процесс принятия решения о функциях безопасности в распространенных продуктах Интернета вещей. [162] Он также предоставляет бесплатно загружаемые пакеты интерфейса прикладного программирования (API), архитектурные спецификации, реализации встроенного ПО с открытым исходным кодом и соответствующие наборы тестов. [163]
После разработки структуры безопасности архитектуры в 2017 году схема обеспечения сертификации PSA была запущена два года спустя на выставке Embedded World в 2019 году. [164] PSA Certified предлагает многоуровневую схему оценки безопасности для поставщиков чипов, поставщиков ОС и производителей устройств IoT. [165] На презентации Embedded World производители чипов познакомились с сертификацией уровня 1. Тогда же был представлен проект защиты второго уровня. [166] Сертификация уровня 2 стала применимым стандартом в феврале 2020 года. [167]
Сертификация была создана совместными заинтересованными сторонами PSA, чтобы обеспечить индивидуальный подход к безопасности для разнообразного набора продуктов Интернета вещей. Спецификации, сертифицированные PSA, не зависят от реализации и архитектуры, поэтому их можно применять к любому чипу, программному обеспечению или устройству. [168] [166] Сертификация также устраняет фрагментацию отрасли среди производителей и разработчиков продуктов Интернета вещей . [169]
Первый 32-битный персональный компьютер на базе ARM, Acorn Archimedes , изначально предназначался для работы под управлением амбициозной операционной системы под названием ARX . Машины поставлялись с ОС RISC , которая также использовалась в более поздних системах на базе ARM от Acorn и других производителей. Некоторые ранние машины Acorn также могли использовать порт Unix под названием RISC iX . (Не следует путать с RISC/os , современным вариантом Unix архитектуры MIPS.)
32-битная архитектура ARM поддерживается большим количеством встроенных операционных систем и операционных систем реального времени , в том числе:
32-битная архитектура ARM является основной аппаратной средой для большинства операционных систем мобильных устройств, таких как:
Раньше, но сейчас снято с производства:
32-битная архитектура ARM поддерживается ОС RISC и несколькими Unix-подобными операционными системами, включая:
Приложения Windows, перекомпилированные для ARM и связанные с Winelib из проекта Wine , могут работать на 32-битной или 64-битной ARM в Linux, FreeBSD или других совместимых операционных системах. [198] [199] Двоичные файлы x86, например, если они не были специально скомпилированы для ARM, были продемонстрированы на ARM с использованием QEMU с Wine (в Linux и других версиях), [ нужна ссылка ] , но они не работают на полной скорости или с такими же возможностями, как с Winelib. .
совокупное внедрение 100 миллиардов чипов, половина из которых была поставлена за последние четыре года.
[..] почему не триллион или больше?
Это наша цель: в течение следующих двух десятилетий будет развернуто триллион подключенных устройств.
ARM начинала свою деятельность как филиал Acorn Computer в Кембридже, Англия, с созданием совместного предприятия между Acorn, Apple и VLSI Technology. Команда из двенадцати сотрудников разработала первый микропроцессор ARM в период с 1983 по 1985 год.
Apple инвестировала около 3 миллионов долларов (примерно 1,5 миллиона фунтов) в 30% акций компании, получившей название Advanced Risc Machines Ltd. (ARM) [...]
Чип ARMv8 SVE (масштабируемое векторное расширение), использующий 512-битную плавающую запятую.
может выполнять два потока параллельно в каждом цикле.
Каждый поток может находиться на разных уровнях исключений и запускать разные операционные системы.
Что касается IEEE 754-1985, FPA обеспечивает соответствие арифметике с одинарной точностью [...] Иногда умножения с двойной и расширенной точностью могут производиться с ошибкой в 1 или 2 единицы в наименее значимом месте мантиссы. .
Биты APX и XN (никогда не выполнять) были добавлены в VMSAv6 [Архитектура системы виртуальной памяти].
Эта новая версия Windows 10 — первая 64-битная операционная система Microsoft на ARM.
Он будет запускать x86- и 32-битные приложения ARM из Магазина, а со временем и 64-битные приложения ARM.
Однако Microsoft еще не завершила разработку 64-битного ARM SDK.
Многие компоненты уже установлены (например, есть 64-битный ARM-компилятор), но компания еще не принимает 64-битные ARM-приложения, отправляемые в Магазин, а также нет 64-битных настольных приложений ARM.
