Специализированная интегральная схема ( ASIC / ˈ eɪ s ɪ k / ) — это микросхема интегральной схемы (ИС), настроенная для конкретного использования, а не предназначенная для общего назначения, например, микросхема, предназначенная для работы в цифровом диктофоне или высокоэффективном видеокодеке . [1] Микросхемы стандартного продукта специального назначения занимают промежуточное положение между ASIC и стандартными отраслевыми интегральными схемами, такими как серии 7400 или 4000. [2] Микросхемы ASIC обычно изготавливаются с использованием технологии металл-оксид-полупроводник (МОП), как микросхемы МОП-интегральных схем . [3]
Поскольку размеры элементов уменьшились, а инструменты проектирования чипов улучшились за эти годы, максимальная сложность (и, следовательно, функциональность), возможная в ASIC, выросла с 5000 логических вентилей до более чем 100 миллионов. Современные ASIC часто включают в себя целые микропроцессоры , блоки памяти , включая ROM , RAM , EEPROM , флэш-память и другие большие строительные блоки. Такую ASIC часто называют SoC ( система на кристалле ). Разработчики цифровых ASIC часто используют язык описания оборудования (HDL), такой как Verilog или VHDL , для описания функциональности ASIC. [2]
Программируемые пользователем вентильные матрицы (FPGA) являются современным технологическим усовершенствованием на макетных платах , что означает, что они не предназначены для конкретного приложения в отличие от ASIC. Программируемые логические блоки и программируемые межсоединения позволяют использовать одну и ту же FPGA во многих различных приложениях. Для небольших проектов или меньших объемов производства FPGA могут быть более рентабельными, чем проект ASIC, даже в производстве. Стоимость единовременного проектирования (NRE) ASIC может достигать миллионов долларов. Поэтому производители устройств обычно предпочитают FPGA для прототипирования и устройств с небольшим объемом производства и ASIC для очень больших объемов производства , где затраты NRE могут быть амортизированы для многих устройств. [4]
Ранние ASIC использовали технологию вентильных матриц . К 1967 году Ferranti и Interdesign производили первые биполярные вентильные матрицы. В 1967 году Fairchild Semiconductor представила семейство Micromatrix матриц биполярной диодно-транзисторной логики (DTL) и транзисторно-транзисторной логики (TTL). [3]
Технология комплементарного металл-оксид-полупроводник (КМОП) открыла дверь к широкой коммерциализации вентильных матриц. Первые вентильные матрицы КМОП были разработаны Робертом Липпом, [5] [6] в 1974 году для International Microcircuits, Inc. (IMI). [3]
Технология стандартных ячеек металл-оксид-полупроводник (МОП) была представлена Fairchild и Motorola под торговыми марками Micromosaic и Polycell в 1970-х годах. Эта технология была впоследствии успешно коммерциализирована VLSI Technology (основана в 1979 году) и LSI Logic (1981 год). [3]
Успешное коммерческое применение схемы вентильной матрицы было найдено в недорогих 8-разрядных персональных компьютерах ZX81 и ZX Spectrum , представленных в 1981 и 1982 годах. Они использовались компанией Sinclair Research (Великобритания) в основном как недорогое решение ввода-вывода, предназначенное для обработки компьютерной графики .
Настройка происходила путем изменения металлической маски межсоединений. Вентильные матрицы имели сложность до нескольких тысяч вентилей; теперь это называется интеграцией среднего масштаба . Более поздние версии стали более обобщенными, с различными базовыми кристаллами, настраиваемыми как металлическими, так и поликремниевыми слоями. Некоторые базовые кристаллы также включают элементы оперативной памяти (ОЗУ).
В середине 1980-х годов проектировщик выбирал производителя ASIC и реализовывал свой проект с помощью инструментов проектирования, доступных от производителя. Хотя сторонние инструменты проектирования были доступны, не было эффективной связи между сторонними инструментами проектирования и фактическими характеристиками производительности полупроводникового процесса различных производителей ASIC. Большинство проектировщиков использовали заводские инструменты для завершения реализации своих проектов. Решением этой проблемы, которое также давало гораздо более высокую плотность устройства, была реализация стандартных ячеек . [7] Каждый производитель ASIC мог создавать функциональные блоки с известными электрическими характеристиками, такими как задержка распространения , емкость и индуктивность, которые также могли быть представлены в сторонних инструментах. Проектирование стандартных ячеек представляет собой использование этих функциональных блоков для достижения очень высокой плотности затворов и хороших электрических характеристик. Проектирование стандартных ячеек является промежуточным между § Gate-array и полузаказным проектированием и § Full-custom проектированием с точки зрения его единовременного проектирования и повторяющихся затрат на компоненты, а также производительности и скорости разработки (включая время выхода на рынок ).
К концу 1990-х годов стали доступны инструменты логического синтеза . Такие инструменты могли компилировать описания HDL в список соединений на уровне вентилей . Интегральные схемы (ИС) со стандартными ячейками проектируются на следующих концептуальных этапах, называемых потоком проектирования электроники , хотя на практике эти этапы существенно пересекаются:
Эти шаги, реализованные с уровнем мастерства, обычным для данной отрасли, почти всегда приводят к созданию конечного устройства, которое правильно реализует первоначальный дизайн, если только впоследствии в процессе физического изготовления не будут выявлены недостатки. [8]
Этапы проектирования, также называемые потоком проектирования , также являются общими для стандартного проектирования продукта. Существенное отличие заключается в том, что стандартное проектирование ячеек использует библиотеки ячеек производителя, которые потенциально использовались в сотнях других реализаций дизайна, и поэтому имеет гораздо меньший риск, чем полностью индивидуальный дизайн. Стандартные ячейки обеспечивают плотность проектирования , которая является экономически эффективной, и они также могут эффективно интегрировать IP-ядра и статическую память с произвольным доступом (SRAM), в отличие от вентильных матриц.
Проектирование вентильной матрицы — это метод производства, при котором диффузные слои, каждый из которых состоит из транзисторов и других активных устройств , предопределены, а электронные пластины, содержащие такие устройства, «хранятся на складе» или не соединены до этапа металлизации процесса изготовления . Процесс физического проектирования определяет взаимосвязи этих слоев для конечного устройства. Для большинства производителей ASIC это состоит из двух-девяти металлических слоев, причем каждый слой проходит перпендикулярно к нижнему. Единовременные затраты на проектирование намного ниже, чем на полностью индивидуальные проекты, поскольку фотолитографические маски требуются только для металлических слоев. Производственные циклы намного короче, поскольку металлизация является сравнительно быстрым процессом; тем самым ускоряя время выхода на рынок .
Вентильная матрица ASIC всегда является компромиссом между быстрым проектированием и производительностью , поскольку отображение заданного проекта на то, что производитель хранит как стандартную пластину, никогда не дает 100% использования схемы . Часто трудности в маршрутизации межсоединения требуют перехода на более крупное устройство массива с последующим увеличением цены детали. Эти трудности часто являются результатом программного обеспечения EDA для компоновки , используемого для разработки межсоединения.
Чистая логическая конструкция вентильной матрицы редко применяется сегодня разработчиками схем, поскольку она почти полностью заменена программируемыми на месте устройствами. Наиболее известными из таких устройств являются программируемые на месте вентильные матрицы (ПЛИС), которые могут программироваться пользователем и, таким образом, предлагают минимальные затраты на инструмент, единовременное проектирование, лишь незначительное увеличение стоимости детали и сопоставимую производительность.
Сегодня вентильные матрицы эволюционируют в структурированные ASIC , которые состоят из большого IP-ядра , такого как CPU , цифровых сигнальных процессоров , периферийных устройств , стандартных интерфейсов , интегрированной памяти , SRAM и блока реконфигурируемой , нефиксированной логики. Этот сдвиг во многом обусловлен тем, что устройства ASIC способны интегрировать большие блоки системной функциональности, а системы на кристалле (SoC) требуют связующей логики , коммуникационных подсистем (таких как сети на кристалле ), периферийных устройств и других компонентов, а не только функциональных блоков и базовых взаимосвязей.
В частом использовании в этой области термины «gate array» и «semi-custom» являются синонимами, когда речь идет о ASIC. Инженеры-технологи чаще используют термин «semi-custom», в то время как «gate-array» чаще используется проектировщиками логики (или уровня вентилей).
Напротив, полностью индивидуальный дизайн ASIC определяет все фотолитографические слои устройства. [7] Полностью индивидуальный дизайн используется как для дизайна ASIC, так и для дизайна стандартного продукта.
Преимущества полностью индивидуального проектирования включают в себя уменьшение площади (и, следовательно, стоимости повторяющихся компонентов), повышение производительности , а также возможность интеграции аналоговых компонентов и других предварительно разработанных (и, следовательно, полностью проверенных) компонентов, таких как ядра микропроцессоров , которые образуют систему на кристалле .
К недостаткам полностью индивидуального проектирования можно отнести увеличение сроков изготовления и проектирования, увеличение единовременных затрат на проектирование, большую сложность систем автоматизированного проектирования (САПР) и автоматизации электронного проектирования , а также гораздо более высокие требования к квалификации проектной группы.
Однако для цифровых проектов библиотеки ячеек "стандартных ячеек" вместе с современными системами САПР могут предложить значительные преимущества производительности/стоимости при низком риске. Автоматизированные инструменты компоновки быстры и просты в использовании, а также предлагают возможность "ручной настройки" или ручной оптимизации любого аспекта дизайна, ограничивающего производительность.
Он разрабатывается с использованием базовых логических вентилей, схем или макетов, специально разработанных для данного проекта.
Структурированный дизайн ASIC (также называемый « дизайном платформенного ASIC ») является относительно новой тенденцией в полупроводниковой промышленности, что приводит к некоторым изменениям в его определении. Однако основная предпосылка структурированного ASIC заключается в том, что как время производственного цикла, так и время цикла проектирования сокращаются по сравнению с ASIC на основе ячеек, благодаря наличию предопределенных металлических слоев (что сокращает время производства) и предварительной характеристике того, что находится на кремнии (что сокращает время цикла проектирования).
Определение из «Основ встраиваемых систем» гласит: [9]
В конструкции «структурированной ASIC» логические слои маски устройства предопределены поставщиком ASIC (или в некоторых случаях третьей стороной). Дифференциация и настройка конструкции достигается путем создания пользовательских металлических слоев, которые создают пользовательские соединения между предопределенными логическими элементами нижнего уровня. Технология «структурированной ASIC» рассматривается как преодоление разрыва между программируемыми вентильными матрицами и конструкциями ASIC «стандартных ячеек». Поскольку только небольшое количество слоев чипа должно быть изготовлено на заказ, конструкции «структурированной ASIC» имеют гораздо меньшие единовременные расходы (NRE), чем чипы «стандартных ячеек» или «полностью индивидуальные», которые требуют, чтобы полный набор масок был изготовлен для каждой конструкции.
— Основы встраиваемых систем
Это фактически то же самое определение, что и вентильная матрица. Отличие структурированной ASIC от вентильной матрицы заключается в том, что в вентильной матрице предопределенные металлические слои служат для ускорения производственного цикла. В структурированной ASIC использование предопределенной металлизации в первую очередь направлено на снижение стоимости наборов масок, а также на значительное сокращение времени цикла проектирования.
Например, в конструкции на основе ячеек или вентильных матриц пользователь часто должен сам проектировать структуры питания, тактирования и тестирования. Напротив, они предопределены в большинстве структурированных ASIC и, следовательно, могут сэкономить время и расходы для проектировщика по сравнению с конструкциями на основе вентильных матриц. Аналогичным образом, инструменты проектирования, используемые для структурированных ASIC, могут быть существенно дешевле и проще (быстрее) в использовании, чем инструменты на основе ячеек, поскольку им не нужно выполнять все функции, которые выполняют инструменты на основе ячеек. В некоторых случаях поставщик структурированных ASIC требует использования индивидуальных инструментов для своего устройства (например, индивидуальный физический синтез), что также позволяет быстрее запустить конструкцию в производство.
Библиотеки ячеек логических примитивов обычно предоставляются производителем устройства в рамках услуги. Хотя они не повлекут за собой дополнительных расходов, их выпуск будет подпадать под условия соглашения о неразглашении (NDA), и они будут рассматриваться производителем как интеллектуальная собственность. Обычно их физическая конструкция будет предопределена, поэтому их можно назвать «жесткими макросами».
То, что большинство инженеров понимают под « интеллектуальной собственностью », — это IP-ядра , проекты, приобретенные у третьей стороны в качестве подкомпонентов более крупной ASIC. Они могут быть предоставлены в форме языка описания оборудования (часто называемого «мягким макросом») или в виде полностью маршрутизированного проекта, который может быть напечатан непосредственно на маске ASIC (часто называемого «жестким макросом»). Многие организации теперь продают такие предварительно разработанные ядра — ЦП, Ethernet, USB или телефонные интерфейсы — и более крупные организации могут иметь целый отдел или подразделение, чтобы производить ядра для остальной части организации. Компания ARM продает только IP-ядра, что делает ее производителем без собственных производственных мощностей .
Действительно, широкий спектр функций, доступных сейчас в структурированном дизайне ASIC, является результатом феноменального улучшения электроники в конце 1990-х и начале 2000-х годов; поскольку создание ядра требует много времени и инвестиций, его повторное использование и дальнейшее развитие значительно сокращают время цикла продукта и создают более качественные продукты. Кроме того, организации, занимающиеся оборудованием с открытым исходным кодом, такие как OpenCores , собирают бесплатные IP-ядра, параллельно движению программного обеспечения с открытым исходным кодом в проектировании оборудования.
Мягкие макросы часто не зависят от процесса (т. е. их можно изготавливать на широком спектре производственных процессов и у разных производителей). Жесткие макросы ограничены процессом, и обычно для миграции (портирования) на другой процесс или производителя необходимо приложить дополнительные усилия по проектированию.
Некоторые производители и проектные дома ИС предлагают многопроектный сервис пластин (MPW) как метод получения недорогих прототипов. Часто называемые шаттлами, эти MPW, содержащие несколько конструкций, запускаются с регулярными, запланированными интервалами на основе «вырезал и пошел», как правило, с ограниченной ответственностью со стороны производителя. Контракт включает в себя поставку голых кристаллов или сборку и упаковку нескольких устройств. Услуга обычно включает в себя поставку физической базы данных дизайна (т. е. маскирующей информации или ленты генерации шаблонов (PG)). Производителя часто называют «кремниевым литейным заводом» из-за его низкой вовлеченности в процесс.
Специализированный стандартный продукт или ASSP — это интегральная схема , реализующая определенную функцию , которая привлекает широкий рынок. В отличие от ASIC, которые объединяют набор функций и разработаны одним заказчиком или для одного заказчика , ASSP доступны в качестве готовых компонентов. ASSP используются во всех отраслях промышленности, от автомобилестроения до связи. [ требуется цитата ] Как правило, если вы можете найти проект в справочнике , то это, вероятно, не ASIC, но есть некоторые исключения. [ требуется разъяснение ]
Например, две микросхемы, которые могут или не могут считаться ASIC, — это микросхема контроллера для ПК и микросхема для модема . Оба этих примера относятся к конкретному приложению (что типично для ASIC), но продаются многим различным поставщикам систем (что типично для стандартных деталей). Такие ASIC иногда называют стандартными продуктами, специфичными для конкретного приложения (ASSP).
Примерами ASSP являются микросхемы кодирования/декодирования, микросхемы контроллера сетевого интерфейса Ethernet и т. д.
{{cite book}}: |website=проигнорировано ( помощь )
Медиафайлы по теме Интегральные схемы специального назначения на Wikimedia Commons