Cell представляет собой 64-битную микроархитектуру многоядерного микропроцессора , которая сочетает в себе ядро PowerPC общего назначения умеренной производительности с оптимизированными элементами сопроцессора [2] , которые значительно ускоряют приложения мультимедиа и векторной обработки , а также многие другие формы специализированных вычислений. [2]
Он был разработан Sony , Toshiba и IBM , альянсом, известным как «STI». Архитектурный проект и первая реализация были выполнены в Центре дизайна STI в Остине, штат Техас, в течение четырех лет, начиная с марта 2001 года, при бюджете, который, по сообщениям Sony, приближался к 400 миллионам долларов США . [3] Cell — это сокращение от Cell Broadband Engine Architecture , обычно сокращенно CBEA полностью или частично Cell BE .
Первое крупное коммерческое применение Cell было в игровой консоли Sony PlayStation 3 , выпущенной в 2006 году. В мае 2008 года суперкомпьютер IBM Roadrunner на базе Cell стал первой системой TOP500 LINPACK с производительностью 1,0 петафлопс. [4] [5] Mercury Computer Systems также разработала конструкции на основе Cell.
Архитектура Cell включает в себя архитектуру когерентности памяти , в которой особое внимание уделяется энергоэффективности, приоритету пропускной способности над низкой задержкой и пиковой вычислительной производительности , а не простоте программного кода . По этим причинам Cell считается сложной средой для разработки программного обеспечения . [6] IBM предоставляет платформу разработки на базе Linux , которая помогает разработчикам программировать для чипов Cell. [7]
В середине 2000 года Sony Computer Entertainment , Toshiba Corporation и IBM сформировали альянс, известный как «STI», для разработки и производства процессора. [8]
Центр проектирования STI открылся в марте 2001 года. [9] Cell разрабатывался в течение четырех лет с использованием расширенных версий инструментов проектирования для процессора POWER4 . Более 400 инженеров из трех компаний работали вместе в Остине при важной поддержке со стороны одиннадцати проектных центров IBM. [9] За этот период IBM подала множество патентов , касающихся архитектуры Cell, производственного процесса и программной среды. Было показано, что ранняя патентная версия Broadband Engine представляет собой пакет микросхем, содержащий четыре «элемента обработки», что было описанием в патенте того, что теперь известно как элемент обработки мощности (PPE). Каждый элемент обработки будет содержать 8 «синергетических элементов обработки» (SPE) на кристалле. Предполагалось, что этот пакет микросхем будет работать на тактовой частоте 4 ГГц, а с 32 SPE, обеспечивающими 32 гигафлопс каждый (четверть точности FP8), Broadband Engine теоретически должен был иметь 1 терафлопс чистой вычислительной мощности.
Проект с 4 СИЗ и 32 СИЗ так и не был реализован. Вместо этого Sony и IBM выпустили конструкцию только с одним СИЗ и 8 SPE. Эта меньшая конструкция, Cell Broadband Engine или Cell/BE, была изготовлена с использованием 90-нм процесса SOI . [10]
В марте 2007 года IBM объявила, что 65-нм версия Cell/BE находится в производстве на ее заводе (в то время ныне GlobalFoundries) в Ист-Фишкилле, штат Нью-Йорк , [10] [11] совместно с Bandai Namco Entertainment, использующим Cell. /BE для их аркадных плат 357 , а также для последующих 369.
В феврале 2008 года IBM объявила, что начнет производство процессоров Cell по 45-нм техпроцессу. [12]
В мае 2008 года IBM представила высокопроизводительную версию процессора Cell с плавающей запятой двойной точности — PowerXCell 8i [ 13] с размером 65 нм.
В мае 2008 года суперкомпьютер на базе Opteron и PowerXCell 8i, система IBM Roadrunner , стал первой в мире системой, достигшей одного петафлопс, и был самым быстрым компьютером в мире до третьего квартала 2009 года. Три самых энергоэффективных суперкомпьютера в мире , представленные в списке Green500 , также основаны на PowerXCell 8i.
В августе 2009 года 45-нм процессор Cell был представлен вместе с PlayStation 3 Slim от Sony . [14]
К ноябрю 2009 года IBM прекратила разработку процессора Cell с 32 APU [15] [16] , но продолжала разработку других продуктов Cell. [17]
17 мая 2005 года Sony Computer Entertainment подтвердила некоторые характеристики процессора Cell, который будет поставляться в будущей консоли PlayStation 3 . [18] [19] [20] Эта конфигурация ячеек имеет один PPE на ядре и восемь физических SPE в кремнии. [20] В PlayStation 3 один SPE блокируется во время процесса тестирования, что помогает повысить производительность производства, а другой зарезервирован для операционной системы, в результате чего код игры оставляет 6 свободных SPE. [21] Целевая тактовая частота при внедрении составляет 3,2 ГГц . [19] Начальная конструкция изготовлена с использованием 90-нм техпроцесса SOI, при этом начальное серийное производство запланировано на предприятие IBM в Ист-Фишкилл, штат Нью-Йорк . [10]
Отношения между ядрами и потоками являются частым источником путаницы. Ядро PPE является двухпоточным и проявляется в программном обеспечении как два независимых потока выполнения, тогда как каждый активный SPE проявляется как один поток. В конфигурации PlayStation 3, описанной Sony, процессор Cell обеспечивает девять независимых потоков выполнения.
28 июня 2005 года IBM и Mercury Computer Systems объявили о соглашении о партнерстве по созданию компьютерных систем на базе ячеек для встраиваемых приложений, таких как медицинская визуализация , промышленный контроль, аэрокосмическая и оборонная промышленность , обработка сейсмических данных и телекоммуникации . [22] С тех пор Mercury выпустила блейд-серверы , обычные стоечные серверы и платы-ускорители PCI Express с процессорами Cell. [22]
Осенью 2006 года IBM выпустила блейд-модуль QS20 с процессорами Double Cell BE, обеспечивающими потрясающую производительность в некоторых приложениях, достигнув пиковой производительности 410 гигафлопс при четверти точности FP8 на модуль. QS22 на базе процессора PowerXCell 8i использовался для суперкомпьютера IBM Roadrunner . Mercury и IBM используют полностью загруженный процессор Cell с восемью активными процессорами SPE. 8 апреля 2008 года корпорация Fixstars выпустила плату-ускоритель PCI Express на базе процессора PowerXCell 8i. [23]
Высокопроизводительный медиа-сервер ZEGO от Sony использует процессор Cell/BE с тактовой частотой 3,2 ГГц.
Cell Broadband Engine , или Cell , как его чаще называют, представляет собой микропроцессор, представляющий собой гибрид обычных процессоров для настольных ПК (таких как семейства Athlon 64 и Core 2 ) и более специализированных высокопроизводительных процессоров, таких как NVIDIA и Core 2. Графические процессоры ATI ( GPU ). Более длинное название указывает на его предполагаемое использование, а именно в качестве компонента текущих и будущих систем онлайн-распространения ; как таковой он может использоваться в дисплеях высокой четкости и записывающем оборудовании, а также в системах HDTV . Кроме того, процессор может быть пригоден для систем цифрового изображения (медицинских, научных и т. д. ) и физического моделирования ( например , научного и структурно-инженерного моделирования). В PlayStation 3 он имеет 250 миллионов транзисторов. [24]
При простом анализе процессор Cell можно разделить на четыре компонента: внешние структуры ввода и вывода, главный процессор, называемый Power Processing Element (PPE) (двустороннее одновременно-многопоточное ядро PowerPC 2.02 ), [25] восемь полностью функциональные сопроцессоры, называемые элементами синергетической обработки , или SPE, и специализированная кольцевая шина данных с высокой пропускной способностью , соединяющая PPE, элементы ввода / вывода и SPE, называемая шиной межсоединения элементов или EIB.
Для достижения высокой производительности, необходимой для математически интенсивных задач, таких как декодирование/кодирование потоков MPEG , генерация или преобразование трехмерных данных или проведение анализа Фурье данных, процессор Cell объединяет SPE и PPE через EIB, чтобы предоставить доступ через полностью кэшированный когерентный DMA (прямой доступ к памяти) как к основной памяти, так и к другим внешним хранилищам данных. Чтобы максимально эффективно использовать возможности EIB и обеспечить дублирование вычислений и передачи данных, каждый из девяти обрабатывающих элементов (PPE и SPE) оснащен механизмом DMA . Поскольку инструкции загрузки/сохранения SPE могут обращаться только к своей собственной локальной памяти , каждый SPE полностью зависит от DMA для передачи данных в основную память и из локальной памяти других SPE и обратно. Операция DMA может передавать либо область одного блока размером до 16 КБ, либо список от 2 до 2048 таких блоков. Одним из основных проектных решений в архитектуре Cell является использование DMA в качестве центрального средства внутричиповой передачи данных с целью обеспечения максимальной асинхронности и параллелизма при обработке данных внутри чипа. [26]
PPE, способный работать с обычной операционной системой, контролирует SPE и может запускать, останавливать, прерывать и планировать процессы, выполняемые на SPE. Для этого в СИЗ имеются дополнительные инструкции, касающиеся контроля за ССН. В отличие от SPE, PPE может читать и записывать в основную и локальную память SPE с помощью стандартных инструкций загрузки/сохранения. Несмотря на наличие полной архитектуры Тьюринга , SPE не являются полностью автономными и требуют, чтобы PPE запустил их, прежде чем они смогут выполнять какую-либо полезную работу. Поскольку большая часть «мощности» системы приходится на синергетические элементы обработки, использование DMA в качестве метода передачи данных и ограниченный объем локальной памяти каждого SPE представляют собой серьезную проблему для разработчиков программного обеспечения, которые хотят максимально эффективно использовать возможности системы. эта мощность требует тщательной ручной настройки программ для достижения максимальной производительности этого процессора.
Архитектура PPE и шины включает в себя различные режимы работы, обеспечивающие разные уровни защиты памяти , позволяя защищать области памяти от доступа определенных процессов, запущенных на SPE или PPE.
И PPE, и SPE представляют собой RISC- архитектуры с 32-битным форматом инструкций фиксированной ширины. PPE содержит 64-битный набор регистров общего назначения (GPR), 64-битный набор регистров с плавающей запятой (FPR) и 128-битный набор регистров Altivec . SPE содержит только 128-битные регистры. Их можно использовать для скалярных типов данных размером от 8 до 64 бит или для вычислений SIMD в различных целочисленных форматах и форматах с плавающей запятой. Адреса системной памяти как для PPE, так и для SPE выражаются в виде 64-битных значений для теоретического диапазона адресов 2–64 байта (16 эксабайт или 16 777 216 терабайт). На практике не все эти биты реализованы аппаратно. Адреса локального хранилища, внутренние для процессора SPU (синергетический процессорный модуль), выражаются в виде 32-битного слова. В документации, касающейся Cell, слово всегда означает 32 бита, двойное слово означает 64 бита, а четверное слово означает 128 бит.
В 2008 году IBM анонсировала обновленный вариант Cell под названием PowerXCell 8i [27] , который доступен в блейд-серверах QS22 от IBM. PowerXCell производится по 65-нм техпроцессу и добавляет поддержку до 32 ГБ слотовой памяти DDR2, а также значительно улучшает производительность операций с плавающей запятой двойной точности на процессорах SPE с пиковой производительности около 12,8 гигафлопс до общей суммы 102,4 гигафлопс. восемь SPE, что по совпадению соответствует пиковой производительности векторного процессора NEC SX-9, выпущенного примерно в то же время. Суперкомпьютер IBM Roadrunner , самый быстрый в мире в 2008–2009 годах, состоял из 12 240 процессоров PowerXCell 8i и 6 562 процессоров AMD Opteron . [28] Суперкомпьютеры PowerXCell 8i также доминировали во всех шести самых «зеленых» системах в списке Green500, имея самое высокое в мире соотношение MFLOPS/Ватт. [29] Помимо QS22 и суперкомпьютеров, процессор PowerXCell также доступен в качестве ускорителя на карте PCI Express и используется в качестве основного процессора в проекте QPACE .
Поскольку в PowerXCell 8i был удален интерфейс памяти RAMBUS и добавлены значительно более крупные интерфейсы DDR2 и улучшенные SPE, компоновку чипа пришлось переработать, что привело как к увеличению размера кристалла чипа, так и к его упаковке. [30]
Хотя чип Cell может иметь несколько различных конфигураций, базовая конфигурация представляет собой многоядерный чип, состоящий из одного «Элемента силового процессора» («PPE») (иногда называемого «Элементом обработки» или «PE») и нескольких «Элементы синергетической обработки» («SPE»). [31] СИЗ и SPE соединены между собой внутренней высокоскоростной шиной, получившей название «Элементная межсетевая шина» («EIB»).
.png/1280px-PPE_(Cell).png)
PPE [32] [33] [34] представляет собой ядро ЦП двойного порядка, двунаправленное, одновременное и многопоточное на базе PowerPC с 23-ступенчатым конвейером , действующим в качестве контроллера для восьми SPE, которые обрабатывают большую часть вычислительная нагрузка. PPE имеет ограниченные возможности выполнения внеочередного выполнения; он может выполнять загрузку вне очереди и имеет конвейеры с задержкой выполнения. PPE будет работать с обычными операционными системами из-за его сходства с другими 64-битными процессорами PowerPC, тогда как SPE предназначены для выполнения векторизованного кода с плавающей запятой. PPE содержит кэш инструкций уровня 1 объемом 32 КиБ , кэш данных уровня 1 объемом 32 КиБ и кэш уровня 2 объемом 512 КиБ. Размер строки кэша во всех кэшах составляет 128 байт. [27] : 136–137, 141 Кроме того, IBM включила модуль AltiVec (VMX) [35] , который полностью конвейерен для работы с плавающей запятой одинарной точности (Altivec 1 не поддерживает векторы с плавающей запятой двойной точности ), 32-битный. Модуль фиксированной точки (FXU) с 64-битным файлом регистров на поток, блок загрузки и хранения (LSU) , 64-битный модуль с плавающей запятой (FPU) , модуль ветвления (BRU) и модуль выполнения ветвления (BXU). [32] PPE состоит из трех основных блоков: блока инструкций (IU), блока выполнения (XU) и векторного/скалярного исполнительного блока (VSU). IU содержит кэш инструкций L1, аппаратное обеспечение прогнозирования ветвей, буферы инструкций и логику проверки зависимостей. XU содержит целочисленные исполнительные блоки (FXU) и блок загрузки-сохранения (LSU). VSU содержит все ресурсы выполнения для FPU и VMX. Каждый PPE может выполнять две операции двойной точности за такт, используя скалярную инструкцию плавного умножения-сложения, что соответствует 6,4 гигафлопс на частоте 3,2 ГГц; или восемь операций одинарной точности за такт с векторной инструкцией слияния-умножения-сложения, что соответствует 25,6 гигафлопс на частоте 3,2 ГГц. [36]
PPE был разработан специально для процессора Cell, но во время разработки Microsoft обратилась к IBM с просьбой о высокопроизводительном процессорном ядре для Xbox 360 . IBM подчинилась и создала трехъядерный процессор Xenon на основе слегка модифицированной версии PPE с добавленными расширениями VMX128. [37] [38]
.png/1280px-SPE_(cell).png)
Каждый SPE представляет собой двойной процессор, состоящий из «синергетического процессора», [39] SPU и «контроллера потока памяти», MFC ( DMA , MMU и интерфейс шины ). У SPE нет аппаратного обеспечения для прогнозирования ветвей (следовательно, на компилятор ложится большая нагрузка). [40] Каждый SPE имеет 6 исполнительных блоков, разделенных на нечетные и четные конвейеры на каждом SPE: SPU запускает специально разработанный набор команд (ISA) со 128-битной организацией SIMD [35] [2] [41] для одинарной и двойной точности. инструкции. В текущем поколении ячейки каждый SPE содержит встроенную SRAM емкостью 256 КБ для инструкций и данных, называемую «Локальное хранилище» (не путать с «Локальной памятью» в документах Sony, где упоминается VRAM), которая видна для СИЗ и могут быть решены непосредственно с помощью программного обеспечения. Каждый SPE может поддерживать до 4 ГиБ локальной памяти хранилища. Локальное хранилище не работает как обычный кэш ЦП , поскольку оно не прозрачно для программного обеспечения и не содержит аппаратных структур, которые предсказывают, какие данные следует загружать. SPE содержат 128-битный регистровый файл со 128 элементами и имеют площадь 14,5 мм 2 при 90-нм техпроцессе. SPE может работать с шестнадцатью 8-битными целыми числами, восемью 16-битными целыми числами, четырьмя 32-битными целыми числами или четырьмя числами с плавающей запятой одинарной точности за один такт, а также с операциями с памятью. Обратите внимание, что SPU не может напрямую обращаться к системной памяти; 64-битные адреса виртуальной памяти, сформированные SPU, должны быть переданы из SPU в контроллер потока памяти (MFC) SPE для настройки операции DMA в адресном пространстве системы.
В одном типичном сценарии использования система загружает SPE небольшими программами (похожими на потоки ), объединяя SPE в цепочку для обработки каждого шага сложной операции. Например, телеприставка может загружать программы для чтения DVD, декодирования видео и аудио, а также отображения, и данные будут передаваться от SPE к SPE, пока, наконец, не окажутся на телевизоре. Другая возможность — разделить набор входных данных и заставить несколько SPE параллельно выполнять одни и те же операции. При частоте 3,2 ГГц каждый SPE обеспечивает теоретическую производительность одинарной точности 25,6 гигафлопс .
По сравнению с его современниками в области персональных компьютеров , относительно высокая общая производительность процессора Cell с плавающей запятой, по-видимому, затмевает возможности модуля SIMD в таких процессорах, как Pentium 4 и Athlon 64 . Однако сравнение возможностей системы только с плавающей запятой является одномерным и специфичным для приложения показателем. В отличие от процессора Cell, такие настольные процессоры больше подходят для программного обеспечения общего назначения, обычно запускаемого на персональных компьютерах. Помимо выполнения нескольких инструкций за такт, процессоры Intel и AMD оснащены функцией прогнозирования ветвей . Cell предназначен для компенсации этого с помощью компилятора, в котором создаются инструкции по подготовке к переходу. Для операций с плавающей запятой двойной точности, которые иногда используются в персональных компьютерах и часто используются в научных вычислениях, производительность Cell падает на порядок, но все же достигает 20,8 GFLOPS (1,8 GFLOPS на SPE, 6,4 GFLOPS на PPE). Вариант PowerXCell 8i, специально разработанный для вычислений с двойной точностью, достигает 102,4 GFLOPS в вычислениях с двойной точностью. [42]
Испытания IBM показывают, что SPE могут достичь 98% своей теоретической пиковой производительности при использовании оптимизированного параллельного умножения матриц. [36]
Toshiba разработала сопроцессор с четырьмя SPE, но без PPE, под названием SpursEngine , предназначенный для ускорения 3D- и киноэффектов в бытовой электронике.
Каждый SPE имеет локальную память объемом 256 КБ. [43] В общей сложности SPE имеют 2 МБ локальной памяти.
EIB — это внутренняя коммуникационная шина процессора Cell, которая соединяет различные внутрикристальные системные элементы: процессор PPE, контроллер памяти (MIC), восемь сопроцессоров SPE и два внешних интерфейса ввода-вывода. из 12 участников PS3 (количество SPU может меняться в зависимости от промышленного применения). В состав ЕИБ также входит арбитражное подразделение, выполняющее функции светофора. В некоторых документах IBM называет участников ЕИБ «единицами».
В настоящее время EIB реализован как кольцевое кольцо, состоящее из четырех однонаправленных каналов шириной 16 байт, которые попарно вращаются в противоположных направлениях. Если позволяет структура трафика, каждый канал может передавать до трех транзакций одновременно. Поскольку EIB работает на половине системной тактовой частоты, эффективная скорость канала составляет 16 байт каждые два системных такта. При максимальном параллелизме , с тремя активными транзакциями в каждом из четырех колец, пиковая мгновенная пропускная способность EIB составляет 96 байт за такт (12 одновременных транзакций × ширина 16 байт / 2 системных такта на передачу). Хотя эта цифра часто цитируется в литературе IBM, просто масштабировать это число по тактовой частоте процессора нереально. Арбитражный орган накладывает дополнительные ограничения.
Старший инженер IBM Дэвид Кролак, ведущий дизайнер ЕИБ, объясняет модель параллелизма:
Кольцо может начинать новую операцию каждые три цикла. Каждая передача всегда занимает восемь тактов. Это было одно из упрощений, которые мы сделали: оно оптимизировано для потоковой передачи большого количества данных. Если вы выполняете небольшие операции, это работает не так хорошо. Если вы думаете о восьмивагонных поездах, курсирующих по этому пути, то, пока поезда не сталкиваются друг с другом, они могут сосуществовать на пути. [44]
Каждый участник EIB имеет один 16-байтовый порт чтения и один 16-байтовый порт записи. Ограничением для одного участника является скорость чтения и записи 16 байт за такт EIB (для простоты часто считается 8 байт за такт системы). Каждый процессор SPU содержит выделенную очередь управления DMA , способную планировать длинные последовательности транзакций к различным конечным точкам, не мешая текущим вычислениям SPU; этими очередями DMA можно управлять локально или удаленно, что обеспечивает дополнительную гибкость модели управления.
Данные передаются по каналу EIB пошагово по кольцу. Поскольку участников двенадцать, общее количество шагов по каналу обратно к исходной точке равно двенадцати. Шесть шагов — это самое длинное расстояние между любой парой участников. Каналу EIB не разрешено передавать данные, требующие более шести шагов; такие данные должны идти по более короткому маршруту по кругу в другом направлении. Количество шагов, участвующих в отправке пакета, очень мало влияет на задержку передачи: тактовая частота, определяющая эти шаги, очень высока по сравнению с другими факторами. Однако большие расстояния связи вредны для общей производительности EIB, поскольку они уменьшают доступный параллелизм.
Несмотря на первоначальное желание IBM реализовать EIB как более мощную перекрестную панель, циклическая конфигурация, которую они приняли для экономии ресурсов, редко представляет собой ограничивающий фактор для производительности чипа Cell в целом. В худшем случае программист должен проявлять особую осторожность при планировании шаблонов связи, при которых EIB сможет функционировать на высоких уровнях параллелизма.
Дэвид Кролак объяснил:
Ну, вначале, на ранних этапах процесса разработки, несколько человек настаивали на перекрестном переключателе, а учитывая конструкцию шины, вы могли бы фактически вытащить EIB и поставить перекрестный переключатель, если бы вы были готовы выделить больше кремния. место на чипе для проводки. Нам нужно было найти баланс между возможностью подключения и площадью, а места для установки полноценного перекрестного переключателя просто не хватило. Поэтому мы придумали кольцевую структуру, которая, по нашему мнению, очень интересна. Он вписывается в ограничения по площади и при этом имеет очень впечатляющую пропускную способность. [44]
При частоте 3,2 ГГц каждый канал передается со скоростью 25,6 ГБ/с. Если рассматривать EIB отдельно от элементов системы, которые он подключает, выполнение двенадцати одновременных транзакций при такой скорости потока дает абстрактную пропускную способность EIB 307,2 ГБ/с. Исходя из этой точки зрения, во многих публикациях IBM доступная пропускная способность EIB описывается как «более 300 ГБ/с». Это число отражает пиковую мгновенную пропускную способность EIB, масштабируемую по частоте процессора. [45]
Однако в механизме арбитража пакетов, принимаемых на шину, действуют и другие технические ограничения. Группа IBM Systems Performance объяснила:
Каждое устройство EIB может одновременно отправлять и получать 16 байт данных за каждый цикл шины. Максимальная полоса пропускания данных всего EIB ограничена максимальной скоростью, с которой отслеживаются адреса во всех устройствах системы, которая равна одному за цикл шины. Поскольку каждый запрос отслеживаемого адреса потенциально может передавать до 128 байтов, теоретическая пиковая пропускная способность данных на EIB на частоте 3,2 ГГц составляет 128Bx1,6 ГГц = 204,8 ГБ/с. [36]
Эта цитата, по-видимому, отражает полную степень публичного раскрытия IBM этого механизма и его воздействия. Арбитражный модуль EIB, механизм отслеживания и генерация прерываний при ошибках трансляции сегментов или страниц недостаточно подробно описаны в наборе документации, который еще не опубликован IBM. [ нужна цитата ]
На практике эффективная полоса пропускания EIB также может быть ограничена участвующими участниками кольца. Хотя каждое из девяти процессорных ядер может поддерживать скорость одновременного чтения и записи 25,6 ГБ/с, контроллер интерфейса памяти (MIC) привязан к паре каналов памяти XDR, обеспечивая максимальный поток 25,6 ГБ/с для операций чтения и записи вместе взятых, а Задокументировано, что два контроллера ввода-вывода поддерживают максимальную комбинированную скорость ввода 25,6 ГБ/с и максимальную комбинированную скорость вывода 35 ГБ/с.
Чтобы еще больше запутать, в некоторых старых публикациях упоминается полоса пропускания EIB при условии, что системная тактовая частота составляет 4 ГГц. В результате этого эталонного кадра мгновенная пропускная способность EIB составляет 384 ГБ/с, а пропускная способность, ограниченная арбитражем, — 256 ГБ/с.
Учитывая все обстоятельства, лучше всего иметь в виду наиболее часто упоминаемое теоретическое значение 204,8 ГБ/с. Группа IBM Systems Performance продемонстрировала, что потоки данных, ориентированные на SPU, достигают скорости 197 ГБ/с на процессоре Cell, работающем на частоте 3,2 ГГц, так что это число также является справедливым отражением практики. [36]
Cell содержит двухканальный макрос Rambus XIO, который взаимодействует с памятью Rambus XDR . Контроллер интерфейса памяти (MIC) отделен от макроса XIO и разработан IBM. Канал XIO-XDR работает со скоростью 3,2 Гбит/с на контакт. Два 32-битных канала могут обеспечить теоретический максимум 25,6 ГБ/с.
Интерфейс ввода-вывода, также разработанный Rambus, известен как FlexIO. Интерфейс FlexIO разделен на 12 полос, каждая из которых представляет собой однонаправленный канал «точка-точка» шириной 8 бит. Пять двухточечных маршрутов шириной 8 бит являются входящими полосами для Cell, а остальные семь — исходящими. Это обеспечивает теоретическую пиковую пропускную способность 62,4 ГБ/с (36,4 ГБ/с исходящего трафика, 26 ГБ/с входящего трафика) на частоте 2,6 ГГц. Интерфейс FlexIO может синхронизироваться независимо, тип. на частоте 3,2 ГГц. 4 входящих + 4 исходящих канала поддерживают согласованность памяти.
Некоторые компании, такие как Leadtek , выпустили карты PCI-E на базе Cell, позволяющие перекодировать видео H.264 , MPEG-2 и MPEG-4 «быстрее, чем в реальном времени» . [46]
29 августа 2007 г. IBM анонсировала BladeCenter QS21. Производя измеренные 1,05 гигафлопс операций с плавающей запятой в секунду (гигафлопс) на ватт, с пиковой производительностью около 460 гигафлопс, она является одной из наиболее энергоэффективных вычислительных платформ на сегодняшний день. Одно шасси BladeCenter может выполнять 6,4 терафлопс операций с плавающей запятой в секунду (терафлопс) и более 25,8 терафлопс в стандартной стойке высотой 42U. [47]
13 мая 2008 г. IBM анонсировала BladeCenter QS22. QS22 представляет процессор PowerXCell 8i с производительностью двойной точности с плавающей запятой в пять раз большей, чем у QS21, и емкостью до 32 ГБ встроенной памяти DDR2. [48]
IBM прекратила выпуск линейки Blade-серверов на базе процессоров Cell с 12 января 2012 г. [49]
Несколько компаний предоставляют платы PCI-e, использующие IBM PowerXCell 8i. Производительность заявлена как 179,2 GFlops (SP), 89,6 GFlops (DP) при 2,8 ГГц. [50] [51]
Игровая консоль Sony PlayStation 3 была первым серийным приложением процессора Cell с тактовой частотой 3,2 ГГц и содержащим семь из восьми работающих SPE, что позволило Sony увеличить производительность производства процессоров. Только шесть из семи SPE доступны разработчикам, поскольку один зарезервирован ОС. [21]
Toshiba производит телевизоры высокой четкости с использованием Cell. Они представили систему, позволяющую одновременно декодировать 48 потоков MPEG-2 стандартной четкости на экране с разрешением 1920×1080 . [52] [53] Это позволяет зрителю выбирать канал на основе десятков миниатюр видео, одновременно отображаемых на экране.
Суперкомпьютер IBM, IBM Roadrunner , представлял собой гибрид процессоров Opteron общего назначения x86-64 и Cell. Эта система заняла первое место в списке Top 500 за июнь 2008 года как первый суперкомпьютер, работающий на скорости петафлопс , достигнув устойчивой скорости 1,026 петафлопс с использованием стандартного теста LINPACK . IBM Roadrunner использовала версию процессора Cell PowerXCell 8i, изготовленную по 65-нм технологии и улучшенные SPU, которые могут выполнять вычисления двойной точности в 128-битных регистрах, достигая 102 GFLOP двойной точности на чип. [54] [55]
Кластеры консолей PlayStation 3 — привлекательная альтернатива высокопроизводительным системам на базе блейд-серверов Cell. Инновационная вычислительная лаборатория, группа под руководством Джека Донгарры на факультете компьютерных наук Университета Теннесси, тщательно исследовала такое применение. [56] Terrasoft Solutions продает 8-узловые и 32-узловые кластеры PS3 с предустановленной системой Yellow Dog Linux , что является результатом исследования Донгарры.
Как впервые сообщил журнал Wired 17 октября 2007 года, [57] интересное применение использования PlayStation 3 в кластерной конфигурации было реализовано астрофизиком Гауравом Ханной с физического факультета Массачусетского университета в Дартмуте , который заменил время, используемое на суперкомпьютерах, на кластер из восьми PlayStation 3. Впоследствии следующее поколение этой машины, теперь называемое PlayStation 3 Gravity Grid , использует сеть из 16 машин и использует процессор Cell для предполагаемого применения, которое представляет собой объединение бинарных черных дыр с использованием теории возмущений . В частности, кластер выполняет астрофизическое моделирование больших сверхмассивных черных дыр , захватывающих более мелкие компактные объекты, и генерирует числовые данные, которые неоднократно публиковались в соответствующей научно-исследовательской литературе. [58] Версия процессора Cell, используемая PlayStation 3, имеет основной процессор и 6 SPE, доступных пользователю, что дает машине Gravity Grid сеть из 16 процессоров общего назначения и 96 векторных процессоров. Единовременная стоимость создания машины составляет 9000 долларов, и она подходит для моделирования черных дыр, которое в противном случае стоило бы 6000 долларов за запуск на обычном суперкомпьютере. Расчеты черных дыр не требуют большого объема памяти и легко локализуются, поэтому хорошо подходят для этой архитектуры. Ханна утверждает, что производительность кластера превышает производительность традиционного Linux-кластера на базе Intel Xeon с более чем 100 ядрами, согласно его моделированиям. PS3 Gravity Grid привлекала значительное внимание средств массовой информации в 2007, [59] 2008, [60] [61] 2009, [62] [63] [64] и 2010 годах. [65] [66]
Лаборатория вычислительной биохимии и биофизики Университета Помпеу Фабра в Барселоне в 2007 году развернула систему BOINC под названием PS3GRID [67] для совместных вычислений на основе программного обеспечения CellMD, первого, разработанного специально для процессора Cell.
Исследовательская лаборатория ВВС США развернула кластер PlayStation 3, состоящий из более чем 1700 устройств, получивший название «Кластер Кондор», для анализа спутниковых изображений высокого разрешения . ВВС утверждают, что кластер Кондор станет 33-м по величине суперкомпьютером в мире по мощности. [68] Лаборатория открыла суперкомпьютер для использования университетами в исследовательских целях. [69]
Благодаря вычислительной мощности более полумиллиона консолей PlayStation 3 проект распределенных вычислений Folding@home был признан Книгой рекордов Гиннеса самой мощной распределенной сетью в мире. Первый рекорд был достигнут 16 сентября 2007 года, когда проект превысил один петафлопс , который ранее никогда не достигался распределенной вычислительной сетью. Кроме того, совместные усилия позволили только PS3 достичь отметки в петафлопс 23 сентября 2007 года. Для сравнения, второй по мощности суперкомпьютер в мире на тот момент, IBM Blue Gene/L , работал со скоростью около 478,2 терафлопс, что означает производительность Folding@home вычислительная мощность примерно в два раза выше, чем у Blue Gene/L (хотя межсоединение ЦП в Blue Gene/L более чем в миллион раз быстрее, чем средняя скорость сети в Folding@home). По состоянию на 7 мая 2011 г. Folding@home работает со скоростью около 9,3 x86 петафлопс, при этом 1,6 петафлопс генерируются только 26 000 активными PS3.
25 апреля 2007 года IBM объявила, что начнет интеграцию своих микропроцессоров Cell Broadband Engine Architecture в линейку мэйнфреймов System z компании. [70] Это привело к появлению gameframe .
Архитектура процессора делает его более подходящим для аппаратных криптографических атак методом перебора , чем обычные процессоры. [71]
Из-за гибкой природы Ячейки существует несколько возможностей использования ее ресурсов, не ограничивающихся разными вычислительными парадигмами: [72]
PPE поддерживает очередь заданий, планирует задания в SPE и отслеживает ход выполнения. Каждый SPE запускает «мини-ядро», роль которого заключается в получении задания, его выполнении и синхронизации с PPE.
Мини-ядро и планирование распределены по SPE. Задачи синхронизируются с помощью мьютексов или семафоров , как в обычной операционной системе . Готовые к выполнению задачи ждут в очереди, пока SPE выполнит их. SPE используют общую память для всех задач в этой конфигурации.
Каждый SPE реализует отдельную программу. Данные поступают из входного потока и отправляются в SPE. Когда SPE завершает обработку, выходные данные отправляются в выходной поток.
Это обеспечивает гибкую и мощную архитектуру для потоковой обработки и позволяет явно планировать каждый SPE отдельно. Другие процессоры также могут выполнять задачи потоковой передачи, но их возможности ограничены загруженным ядром.
В 2005 году разработчики IBM представили для включения патчи, обеспечивающие поддержку Cell в ядре Linux. [73] Арнд Бергманн (один из разработчиков вышеупомянутых патчей) также описал архитектуру Cell на базе Linux на LinuxTag 2005. [74] Начиная с версии 2.6.16 (20 марта 2006 г.), ядро Linux официально поддерживает Cell процессор. [75]
И PPE, и SPE можно программировать на C/C++ с использованием общего API, предоставляемого библиотеками.
Fixstars Solutions предоставляет Yellow Dog Linux для систем на базе IBM и Mercury Cell, а также для PlayStation 3. [76] Terra Soft заключила стратегическое партнерство с Mercury, чтобы предоставить пакет поддержки плат Linux для Cell, а также поддержку и разработку программных приложений для различные другие платформы Cell, включая IBM BladeCenter JS21 и Cell QS20, а также решения на базе Mercury Cell. [77] Terra Soft также поддерживает пакет построения и управления кластерами Y-HPC (высокопроизводительные вычисления) и инструменты секвенирования генов Y-Bio. Y-Bio построен на стандарте RPM Linux для управления пакетами и предлагает инструменты, которые помогают исследователям биоинформатики выполнять свою работу с большей эффективностью. [78] IBM разработала псевдофайловую систему для Linux под названием «Spufs», которая упрощает доступ и использование ресурсов SPE. IBM в настоящее время поддерживает ядро Linux и порты GDB , а Sony поддерживает набор инструментов GNU ( GCC , binutils ). [79]
В ноябре 2005 года IBM выпустила на своем веб-сайте «Комплект разработки программного обеспечения Cell Broadband Engine (CBE) версии 1.0», состоящий из симулятора и различных инструментов. Версии для разработки новейшего ядра и инструментов для Fedora Core 4 хранятся на веб-сайте Суперкомпьютерного центра Барселоны . [80]
В августе 2007 года Mercury Computer Systems выпустила комплект разработки программного обеспечения для PlayStation 3 для высокопроизводительных вычислений. [81]
В ноябре 2007 года корпорация Fixstars выпустила новый модуль «CVCell», призванный ускорить несколько важных API-интерфейсов OpenCV для Cell. В серии расчетных тестов программного обеспечения они зафиксировали время выполнения на процессоре Cell с частотой 3,2 ГГц, которое было в 6–27 раз быстрее по сравнению с тем же программным обеспечением на процессоре Intel Core 2 Duo с частотой 2,4 ГГц. [82]
В октябре 2009 года IBM выпустила драйвер OpenCL для POWER6 и CBE. Это позволяет легко запускать программы, написанные с использованием кроссплатформенного API, на Cell PSE. [83]
Иллюстрации процессоров Cell/BE разных поколений и PowerXCell 8i. Изображения не в масштабе; Все корпуса Cell/BE имеют размеры 42,5×42,5 мм, а PowerXCell 8i — 47,5×47,5 мм.
Чтобы увеличить производительность производства, Sony поставляет процессоры PlayStation 3 Cell только с семью работающими процессорами SPE.
И из этих семи один SPE будет использоваться операционной системой для различных задач. Таким образом, остается шесть SPE и 1 PPE для использования программистами игр.
