stringtranslate.com

Ячейка памяти (вычислительная)

Макет кремниевой реализации шеститранзисторной ячейки памяти SRAM

Ячейка памяти является основным строительным блоком компьютерной памяти . Ячейка памяти представляет собой электронную схему , которая хранит один бит двоичной информации, и она должна быть установлена ​​для хранения логической 1 ( высокий уровень напряжения) и сброшена для хранения логического 0 (низкий уровень напряжения). Ее значение сохраняется/хранится до тех пор, пока не будет изменено процессом установки/сброса. Доступ к значению в ячейке памяти можно получить, прочитав его.

На протяжении всей истории вычислений использовались различные архитектуры ячеек памяти, включая память на сердечниках и пузырьковую память . Сегодня [ по состоянию на? ] наиболее распространенной архитектурой ячеек памяти является МОП-память , которая состоит из ячеек памяти металл-оксид-полупроводник (МОП). Современная память с произвольным доступом (ОЗУ) использует МОП-транзисторы с полевым эффектом (МОП-транзисторы) в качестве триггеров, а также МОП-конденсаторы для определенных типов ОЗУ.

Ячейка памяти SRAM ( статическая RAM ) представляет собой тип триггерной схемы, обычно реализуемой с использованием МОП-транзисторов. Им требуется очень мало энергии для сохранения сохраненного значения, когда к ним не осуществляется доступ. Второй тип, DRAM ( динамическая RAM ), основан на МОП-конденсаторах. Зарядка и разрядка конденсатора может сохранять в ячейке либо «1», либо «0». Однако, поскольку заряд в конденсаторе медленно рассеивается, его необходимо периодически обновлять. Из-за этого процесса обновления DRAM потребляет больше энергии, но может достигать более высокой плотности хранения.

С другой стороны, большинство энергонезависимой памяти (NVM) основано на архитектурах ячеек памяти с плавающим затвором . Технологии энергонезависимой памяти, такие как EPROM , EEPROM и флэш-память , используют ячейки памяти с плавающим затвором, которые полагаются на транзисторы MOSFET с плавающим затвором .

Описание

Ячейка памяти является фундаментальным строительным блоком памяти. Она может быть реализована с использованием различных технологий, таких как биполярные , МОП и другие полупроводниковые устройства . Она также может быть построена из магнитного материала, такого как ферритовые сердечники или магнитные пузырьки. [1] Независимо от используемой технологии реализации, цель двоичной ячейки памяти всегда одна и та же. Она хранит один бит двоичной информации, доступ к которой можно получить путем чтения ячейки, и она должна быть установлена ​​для хранения 1 и сброшена для хранения 0. [2]

Значение

Считывание квадратного массива ячеек памяти DRAM

Логические схемы без ячеек памяти называются комбинационными , то есть выход зависит только от текущего входа. Но память является ключевым элементом цифровых систем . В компьютерах она позволяет хранить как программы, так и данные, а ячейки памяти также используются для временного хранения выходных данных комбинационных схем для последующего использования цифровыми системами. Логические схемы, которые используют ячейки памяти, называются последовательными схемами , то есть выход зависит не только от текущего входа, но и от истории прошлых входов. Эта зависимость от истории прошлых входов делает эти схемы сохраняющими состояние , и именно ячейки памяти хранят это состояние. Для работы этих схем требуется генератор синхронизации или тактовый генератор. [3]

Компьютерная память, используемая в большинстве современных компьютерных систем , в основном состоит из ячеек DRAM; поскольку компоновка намного меньше, чем у SRAM, она может быть упакована более плотно, что дает более дешевую память с большей емкостью. Поскольку ячейка памяти DRAM хранит свое значение в виде заряда конденсатора, и существуют проблемы с утечкой тока, ее значение должно постоянно перезаписываться. Это одна из причин, по которой ячейки DRAM медленнее, чем более крупные ячейки SRAM (статическая оперативная память), в которых ее значение всегда доступно. Вот почему память SRAM используется для кэша на кристалле, включенного в современные микропроцессорные чипы. [4]

История

32x32 плоскости памяти , хранящие 1024 бита данных 

11 декабря 1946 года Фредди Уильямс подал заявку на патент на свое запоминающее устройство на основе электронно-лучевой трубки (ЭЛТ) ( трубка Уильямса ) с 128 40- битными словами. Оно было введено в эксплуатацию в 1947 году и считается первой практической реализацией оперативной памяти (ОЗУ). [5] В том же году первые патентные заявки на память на магнитных сердечниках были поданы Фредериком Вие. [6] [7] Практическая память на магнитных сердечниках была разработана Ань Ваном в 1948 году и усовершенствована Джеем Форрестером и Яном А. Райхманом в начале 1950-х годов, прежде чем была коммерциализирована с помощью компьютера Whirlwind в 1953 году. [8] Кен Олсен также внес свой вклад в ее разработку. [9]

Полупроводниковая память появилась в начале 1960-х годов с биполярными ячейками памяти, сделанными из биполярных транзисторов . Хотя она улучшила производительность, она не могла конкурировать с более низкой ценой памяти на магнитных сердечниках. [10]

МОП-ячейки памяти

Intel 1103 , микросхема динамической памяти с произвольным доступом (DRAM) на основе металлооксидно-полупроводниковой (МОП) структуры 1970 года

В 1957 году Фрош и Дерик смогли изготовить первые полевые транзисторы на основе диоксида кремния в Bell Labs, первые транзисторы, в которых сток и исток были смежными на поверхности. [11] Впоследствии группа продемонстрировала работающий МОП-транзистор в Bell Labs в 1960 году. [12] [13] Изобретение МОП-транзистора позволило на практике использовать транзисторы металл-оксид-полупроводник (МОП) в качестве элементов памяти, функцию которых ранее выполняли магнитные сердечники . [14]

Первые современные ячейки памяти были представлены в 1964 году, когда Джон Шмидт разработал первую 64-битную p-канальную МОП-память ( PMOS ) с произвольным доступом (SRAM). [15] [16]

SRAM обычно имеет ячейки с шестью транзисторами , тогда как DRAM (динамическая память с произвольным доступом) обычно имеет ячейки с одним транзистором. [17] [15] В 1965 году электронный калькулятор Toscal BC-1411 компании Toshiba использовал форму емкостной биполярной DRAM, сохраняя 180-битные данные на дискретных ячейках памяти, состоящих из германиевых биполярных транзисторов и конденсаторов. [18] [19] Технология MOS является основой для современной DRAM. В 1966 году Роберт Х. Деннард в исследовательском центре IBM Thomas J. Watson работал над памятью MOS. Изучая характеристики технологии MOS, он обнаружил, что она способна создавать конденсаторы , и что сохранение заряда или его отсутствие на конденсаторе MOS может представлять 1 и 0 бита, в то время как транзистор MOS может управлять записью заряда на конденсатор. Это привело к разработке им ячейки памяти DRAM с одним транзистором. [20] В 1967 году Деннард подал патент на однотранзисторную ячейку памяти DRAM, основанную на технологии МОП. [21]

Первая коммерческая биполярная 64-битная SRAM была выпущена Intel в 1969 году с 3101 Schottky TTL . Год спустя она выпустила первую микросхему DRAM , Intel 1103 , основанную на технологии MOS. К 1972 году она побила предыдущие рекорды по продажам полупроводниковой памяти . [22] Микросхемы DRAM в начале 1970-х имели трехтранзисторные ячейки, прежде чем однотранзисторные ячейки стали стандартом с середины 1970-х годов. [17] [15]

Память CMOS была коммерциализирована компанией RCA , которая выпустила 288-битный чип памяти CMOS SRAM в 1968 году. [23] Изначально память CMOS была медленнее, чем память NMOS , которая более широко использовалась компьютерами в 1970-х годах. [24] В 1978 году компания Hitachi представила двухъярусный процесс CMOS с  чипом памяти HM6147 (4 кб SRAM), изготовленным с помощью 3-мкм процесса . Чип HM6147 смог сравниться по производительности с самым быстрым чипом памяти NMOS в то время, в то время как HM6147 также потреблял значительно меньше энергии. При сопоставимой производительности и гораздо меньшем энергопотреблении двухъярусный процесс CMOS в конечном итоге обогнал NMOS как наиболее распространенный процесс производства полупроводников для компьютерной памяти в 1980-х годах. [24]

Два наиболее распространенных типа ячеек памяти DRAM с 1980-х годов — ячейки с траншейными конденсаторами и ячейки со стекированными конденсаторами. [25] Ячейки с траншейными конденсаторами — это ячейки, в которых в кремниевой подложке сделаны отверстия (траншеи), боковые стенки которых используются в качестве ячейки памяти, тогда как ячейки со стекированными конденсаторами являются самой ранней формой трехмерной памяти (3D-памяти), где ячейки памяти укладываются вертикально в трехмерную структуру ячеек. [26] Оба дебютировали в 1984 году, когда Hitachi представила память с траншейными конденсаторами, а Fujitsu — память со стекированными конденсаторами. [25]

Ячейки памяти МОП с плавающим затвором

Плавающий затвор MOSFET ( FGMOS) был изобретен Давоном Кангом и Саймоном Сзе в Bell Labs в 1967 году. [27] Они предложили концепцию ячеек памяти с плавающим затвором, используя транзисторы FGMOS, которые могли быть использованы для создания перепрограммируемого ПЗУ (постоянного запоминающего устройства). [28] Ячейки памяти с плавающим затвором позже стали основой для технологий энергонезависимой памяти (NVM), включая EPROM (стираемое программируемое ПЗУ), EEPROM (электрически стираемое программируемое ПЗУ) и флэш-память . [29]

Флэш-память была изобретена Фудзио Масуокой в ​​Toshiba в 1980 году. [30] [31] Масуока и его коллеги представили изобретение NOR-флэш-памяти в 1984 году, [32] а затем NAND-флэш-память в 1987 году. [33] Многоуровневая ячейка (MLC) флэш-памяти была представлена ​​компанией NEC , которая продемонстрировала четырехуровневые ячейки в 64- мегабайтном флэш-чипе, хранящем 2 бита на ячейку, в 1996 году. [25] 3D V-NAND , где ячейки флэш-памяти уложены вертикально с использованием технологии 3D- зарядной ловушки флэш-памяти (CTP), была впервые анонсирована Toshiba в 2007 году, [34] и впервые произведена в коммерческих целях компанией Samsung Electronics в 2013 году. [35] [36] 

Выполнение

На следующих схемах подробно описаны три наиболее часто используемые реализации ячеек памяти:

Операция

Ячейка памяти DRAM

Кристалл MT4C1024 (1994) с интегрированными ячейками памяти DRAM емкостью один мегабит

Хранилище

Элементом хранения ячейки памяти DRAM является конденсатор , обозначенный (4) на схеме выше. Заряд, хранящийся в конденсаторе, со временем деградирует, поэтому его значение должно периодически обновляться (считываться и перезаписываться). nMOS- транзистор (3) действует как затвор, позволяя считывать или записывать данные в открытом состоянии или сохранять данные в закрытом состоянии. [37]

Чтение

Для чтения линия слова (2) подает логическую 1 (высокое напряжение) на затвор nMOS- транзистора (3), что делает его проводящим, а заряд, хранящийся в конденсаторе (4), затем передается на битовую линию (1). Битовая линия будет иметь паразитную емкость (5), которая будет отводить часть заряда и замедлять процесс чтения. Емкость битовой линии будет определять необходимый размер накопительного конденсатора (4). Это компромисс. Если накопительный конденсатор слишком мал, напряжение битовой линии будет слишком долго расти или даже не поднимется выше порогового значения, необходимого усилителям в конце битовой линии. Поскольку процесс чтения ухудшает заряд в накопительном конденсаторе (4), его значение перезаписывается после каждого чтения. [38]

Письмо

Процесс записи самый простой, желаемое значение логической 1 (высокое напряжение) или логического 0 (низкое напряжение) подается в битовую линию. Словопровод активирует nMOS- транзистор (3), соединяя его с накопительным конденсатором (4). Единственная проблема заключается в том, чтобы держать его открытым достаточно времени, чтобы гарантировать, что конденсатор полностью зарядится или разрядится перед выключением nMOS-транзистора (3). [38]

Ячейка памяти SRAM

Ячейка памяти SRAM, изображающая инверторный контур в виде вентилей
Анимированная защелка SR. Черный и белый цвет означают логические «1» и «0» соответственно.
(A) S = 1, R = 0: установить
(B) S = 0, R = 0: удержать
(C) S = 0, R = 1: сбросить
(D) S = 1, R = 1: не разрешено
Переход от запрещенной комбинации (D) к (A) приводит к нестабильному состоянию.

Хранилище

Принцип работы ячейки памяти SRAM можно легче понять, если транзисторы M1 - M4 изобразить как логические вентили . Таким образом, становится ясно, что в основе ячейки хранения лежит использование двух перекрестно-связанных инверторов . Этот простой цикл создает бистабильную схему. Логическая 1 на входе первого инвертора превращается в 0 на его выходе, и он подается во второй инвертор, который преобразует этот логический 0 обратно в логическую 1, возвращая то же значение на вход первого инвертора. Это создает стабильное состояние, которое не меняется со временем. Аналогично, другое стабильное состояние схемы - иметь логический 0 на входе первого инвертора. После инвертирования дважды он также вернет то же значение. [39]
Поэтому схема может находиться только в двух устойчивых состояниях:
  • = 0 и   = 1
  • = 1 и   = 0

Чтение

Чтобы прочитать содержимое ячейки памяти, хранящейся в цикле, транзисторы M5 и M6 должны быть включены. Когда они получают напряжение на свои затворы от линии слов ( ), они становятся проводящими, и таким образом значения и    передаются на линию бит ( ) и на ее дополнение ( ). [39] Наконец, эти значения усиливаются в конце линий бит. [39]

Письмо

Процесс записи аналогичен, разница в том, что теперь новое значение, которое будет сохранено в ячейке памяти, подается на битовую линию ( ), а инвертированное — на ее дополнение ( ). Затем транзисторы M5 и M6 открываются путем подачи логической 1 (высокого напряжения) на словную линию ( ). Это фактически подключает битовые линии к контуру инвертора с обратной устойчивостью. Возможны два случая:
  1. Если значение цикла совпадает с новым управляемым значением, то изменений нет;
  2. если значение петли отличается от нового значения, то есть два конфликтующих значения, для того, чтобы напряжение в битовых линиях перезаписывало выход инверторов, размер транзисторов M5 и M6 должен быть больше, чем у транзисторов M1-M4. Это позволяет большему току протекать через первые и, следовательно, наклоняет напряжение в направлении нового значения, в какой-то момент петля усилит это промежуточное значение до полной шины. [39]

Резкий поворот

Триггер имеет множество различных реализаций, его элементом хранения обычно является защелка, состоящая из петли вентиля NAND или петли вентиля NOR с дополнительными вентилями, используемыми для реализации тактирования. Его значение всегда доступно для чтения в качестве выходного сигнала. Значение сохраняется до тех пор, пока не будет изменено посредством процесса установки или сброса. Триггеры обычно реализуются с использованием МОП-транзисторов .

Плавающие ворота

Ячейка флэш-памяти

Ячейки памяти с плавающим затвором , основанные на МОП-транзисторах с плавающим затвором , используются для большинства технологий энергонезависимой памяти (NVM), включая EPROM , EEPROM и флэш-память . [29] По словам Р. Беза и А. Пировано:

Ячейка памяти с плавающим затвором в основном представляет собой МОП- транзистор с затвором, полностью окруженным диэлектриками (рис. 1.2), плавающим затвором (FG), и электрически управляемым емкостно-связанным управляющим затвором (CG). Будучи электрически изолированным, FG действует как электрод хранения для устройства ячейки. Заряд, инжектированный в FG, сохраняется там, позволяя модулировать «кажущееся» пороговое напряжение (т. е. VT, видимое из CG) транзистора ячейки. [29]

Смотрите также

Ссылки

  1. ^ D. Tang, Denny; Lee, Yuan-Jen (2010). Магнитная память: основы и технология. Cambridge University Press . стр. 91. ISBN 978-1139484497. Получено 13 декабря 2015 г.
  2. ^ Флетчер, Уильям (1980). Инженерный подход к цифровому проектированию . Prentice-Hall. стр. 283. ISBN 0-13-277699-5.
  3. ^ Микроэлектронные схемы (Второе издание). Holt, Rinehart and Winston, Inc. 1987. стр. 883. ISBN 0-03-007328-6.
  4. ^ "Технический вопрос: кэш, как он работает?". PC World Fr (на французском). Архивировано из оригинала 30 марта 2014 г.
  5. ^ О'Реган, Джерард (2013). Гиганты вычислений: сборник избранных, ключевых пионеров. Springer . стр. 267. ISBN 978-1447153405. Получено 13 декабря 2015 г.
  6. ^ Рейли, Эдвин Д. (2003). Вехи в компьютерной науке и информационных технологиях . Greenwood publishing group. стр. 164. ISBN 9781573565219.
  7. ^ W. Pugh, Emerson; R. Johnson, Lyle; H. Palmer, John (1991). IBM 360 и ранние 370 системы . MIT Press . стр. 706. ISBN 0262161230. Получено 9 декабря 2015 г.
  8. ^ "1953: Whirlwind computer дебютирует с сердечниками памяти". Computer History Museum . Получено 2 августа 2019 .
  9. Тейлор, Алан (18 июня 1979 г.). Computerworld: Массачусетс. Город стал компьютерной столицей. IDG Enterprise. стр. 25.
  10. ^ "1966: Полупроводниковые ОЗУ обслуживают потребности высокоскоростного хранения". Computer History Museum . Получено 19 июня 2019 .
  11. ^ Frosch, CJ; Derick, L (1957). «Защита поверхности и селективная маскировка во время диффузии в кремнии». Журнал электрохимического общества . 104 (9): 547. doi :10.1149/1.2428650.
  12. ^ KAHNG, D. (1961). «Устройство на основе поверхности кремния-диоксида кремния». Технический меморандум Bell Laboratories : 583–596. doi :10.1142/9789814503464_0076. ISBN 978-981-02-0209-5.
  13. ^ Лойек, Бо (2007). История полупроводниковой инженерии . Берлин, Гейдельберг: Springer-Verlag Berlin Heidelberg. стр. 321. ISBN 978-3-540-34258-8.
  14. ^ "Транзисторы - обзор". ScienceDirect . Получено 8 августа 2019 .
  15. ^ abc "1970: Полупроводники конкурируют с магнитными сердечниками". Музей истории компьютеров . Получено 19 июня 2019 г.
  16. ^ Твердотельная конструкция - т. 6. Horizon house. 1965.
  17. ^ ab "Конец 1960-х: Начало МОП-памяти" (PDF) . Музей истории полупроводников Японии . 23 января 2019 г. . Получено 27 июня 2019 г. .
  18. ^ "Spec sheet for Toshiba "TOSCAL" BC-1411". Старый веб-музей калькуляторов . Архивировано из оригинала 3 июля 2017 года . Получено 8 мая 2018 года .
  19. ^ "Toshiba "Toscal" BC-1411 настольный калькулятор". Архивировано из оригинала 20 мая 2007 года.
  20. ^ "DRAM". IBM100 . IBM . 9 августа 2017 . Получено 20 сентября 2019 .
  21. ^ "Роберт Деннард". Encyclopaedia Britannica . Получено 8 июля 2019 г.
  22. ^ Кент, Аллен; Уильямс, Джеймс Г. (6 января 1992 г.). Энциклопедия микрокомпьютеров: том 9 - Язык программирования иконок для систем, основанных на знаниях: методы APL. CRC press. стр. 131. ISBN 9780824727086.
  23. ^ "1963: Изобретена конфигурация комплементарной МОП-схемы". Музей истории компьютеров . Получено 6 июля 2019 г.
  24. ^ ab "1978: Double-well fast CMOS SRAM (Hitachi)" (PDF) . Музей истории полупроводников Японии . Архивировано (PDF) из оригинала 5 июля 2019 г. . Получено 5 июля 2019 г. .
  25. ^ abc "Память". Полупроводниковые технологии онлайн (STOL) . Получено 25 июня 2019 г.
  26. ^ "1980-е: емкость DRAM увеличивается, переход на КМОП продвигается, и Япония доминирует на рынке" (PDF) . Музей истории полупроводников Японии . Получено 19 июля 2019 г. .
  27. ^ Канг, Д.; Сзе, СМ (1967). «Плавающий затвор и его применение в запоминающих устройствах». The Bell System Technical Journal . 46 (6): 1288–95. doi :10.1002/j.1538-7305.1967.tb01738.x.
  28. ^ "1971: Представлено повторно используемое полупроводниковое ПЗУ". Музей истории компьютеров . Получено 19 июня 2019 г.
  29. ^ abc Bez, R.; Pirovano, A. (2019). Достижения в области энергонезависимой памяти и технологий хранения данных . Woodhead Publishing . ISBN 9780081025857.
  30. Фулфорд, Бенджамин (24 июня 2002 г.). «Невоспетый герой». Forbes . Архивировано из оригинала 3 марта 2008 г. Получено 18 марта 2008 г.
  31. ^ US 4531203  Фудзио Масуока
  32. ^ "Toshiba: Изобретатель флэш-памяти". Toshiba . Архивировано из оригинала 20 июня 2019 . Получено 20 июня 2019 .
  33. ^ Масуока, Ф.; Момодоми, М.; Ивата, И.; Широта, Р. (1987). «Новые сверхвысокоплотные EPROM и флэш-EEPROM с ячейкой структуры NAND». Electron Devices Meeting, 1987 International . IEDM 1987. IEEE . doi :10.1109/IEDM.1987.191485.
  34. ^ "Toshiba анонсирует новую технологию флэш-памяти "3D" NAND". Engadget . 12 июня 2007 г. Получено 10 июля 2019 г.
  35. ^ "Samsung представляет первый в мире твердотельный накопитель на базе 3D V-NAND для корпоративных приложений". Глобальный веб-сайт Samsung Semiconductor . Архивировано из оригинала 15 апреля 2021 г.
  36. ^ Кларк, Питер (2013). «Samsung подтверждает 24 слоя в 3D NAND». EE Times .
  37. ^ Jacob, Bruce; Ng, Spencer; Wang, David (28 июля 2010 г.). Системы памяти: кэш, DRAM, диск. Morgan Kaufmann. стр. 355. ISBN 9780080553849.
  38. ^ ab Siddiqi, Muzaffer A. (19 декабря 2012 г.). Динамическая RAM: технологические достижения. CRC Press. стр. 10. ISBN 9781439893739.
  39. ^ abcd Ли, Хай ; Чэнь, Иран (19 апреля 2016 г.). Энергонезависимая конструкция памяти: магнитная, резистивная и фазовая. CRC press. стр. 6, 7. ISBN 9781439807460.